会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明申请
    • 半導体メモリ
    • 半导体存储器
    • WO2008132971A1
    • 2008-11-06
    • PCT/JP2008/056854
    • 2008-04-07
    • 日本電気株式会社崎村 昇武田 晃一杉林 直彦根橋 竜介
    • 崎村 昇武田 晃一杉林 直彦根橋 竜介
    • G11C13/00G11C11/15G11C16/06
    • G11C13/00G11C11/16G11C13/0004G11C13/004G11C2013/0054
    •  クランプ用トランジスタのソース電圧とドレイン電圧が定常状態になるまでの時間を短縮可能な半導体メモリを提供する。  半導体メモリは、記憶情報によって抵抗値が変化する記憶素子11bを含むメモリセル11と、メモリセル11と接続するビット線2と、ビット線2に任意の電位を印加してメモリセル11に電流を流しその電流を検出する電流検出手段4を含み、電流検出手段4は、ビット線2の電位を反転増幅する反転増幅手段41、電源と接続された検出用負荷手段42、ゲートが反転増幅手段41の出力を受けドレインが電源から検出用負荷手段42を介して電流を受けソースがビット線2に任意の電位を印加しメモリセル11に電流を供給するクランプ用トランジスタM1、及びクランプ用トランジスタM1のソースの電圧とドレインの電圧が定常状態になるまでドレインに補助電流を供給し、定常状態になった場合に補助電流の供給を停止する電流供給手段M2を含む。
    • 提供了一种半导体存储器,通过该半导体存储器可以缩短将钳位晶体管的源极电压和漏极电压保持在稳定状态所需的时间。 半导体存储器包括存储单元(11),其包括存储元件(11b),其中电阻值由存储信息改变; 连接到存储单元(11)的位线(2); 以及电流检测装置(4),其向位线(2)施加任意电压以允许电流在存储单元(11)中流动并检测电流。 电流检测装置(4)包括用于反相和放大位线(2)的电位的反相放大装置(41)。 连接到电源的检测负载装置(42); 钳位晶体管(M1),其中栅极接收来自反相放大器装置(41)的输出,漏极通过检测负载装置(42)接收来自电源的电流,源向位线(2)施加任意电位 )并向存储器单元(11)提供电流; 以及电流供给装置(M2),其向所述漏极供给辅助电流,直到所述钳位晶体管(M1)的源电压和漏极电压进入稳定状态,并且当所述电压处于所述电压时,停止所述辅助电流的供给 稳定状态。
    • 4. 发明申请
    • MRAMの読み出し方法
    • MRAM阅读方法
    • WO2009060783A1
    • 2009-05-14
    • PCT/JP2008/069770
    • 2008-10-30
    • 日本電気株式会社根橋 竜介崎村 昇杉林 直彦
    • 根橋 竜介崎村 昇杉林 直彦
    • G11C11/15
    • G11C11/1657G11C11/1655G11C11/1659G11C11/1673
    •  磁気ランダムアクセスメモリが、第1方向に延伸して設けられる第1及び第2ビット線と、データを記憶する少なくとも一の磁気抵抗素子を備える記憶ブロックと、読み出し回路とを具備する。読み出し回路は、第1ビット線に電気的に接続される第1端子と、第2ビット線に電気的に接続される第2端子とを有する。第2端子は、読み出し動作時に定常電流が流れ込まないような高インピーダンスを有する。読み出し回路は、読み出し動作時、第1端子から第1ビット線に読み出し電流を供給する。記憶ブロックは、読み出し動作時、読み出し電流を第1ビット線から磁気抵抗素子に流し、且つ、磁気抵抗素子を第2ビット線に接続するように構成されている。読み出し回路は、第2ビット線を介して第2端子に入力される電圧に応じて読み出し電流を制御する。
    • 磁性随机存取存储器包括沿第一方向延伸的第一和第二位线,具有用于存储数据的至少一个磁阻元件的存储块和读取电路。 该读取电路包括与第一位线电连接的第一端子和与第二位线电连接的第二端子。 第二端子具有如此高的阻抗,在读取操作时间没有稳定的电流流动。 读取电路在读取操作时间将读取电流从第一端子馈送到第二端子。存储器块被构造为在读取操作时间将读取的电流从第一位线馈送到磁阻元件,并将 具有第二位线的磁阻元件。 读取电路根据要经由第二位线输入到第二端子的电压来控制读取电流。
    • 5. 发明申请
    • 磁気ランダムアクセスメモリ
    • 磁性随机存取存储器
    • WO2008146553A1
    • 2008-12-04
    • PCT/JP2008/057747
    • 2008-04-22
    • 日本電気株式会社根橋 竜介崎村 昇杉林 直彦
    • 根橋 竜介崎村 昇杉林 直彦
    • G11C11/15H01L21/8246H01L27/105H01L43/08
    • H01L27/228B82Y10/00G11C11/1657G11C11/1659G11C11/1673G11C11/1675G11C15/02G11C15/046
    •  本発明に係るMRAMは、メモリセルアレイと、第1方向に配置されたメモリセル群に接続された第1ワード線及び第2ワード線と、マトリックス状に配置された複数のブロックと、第1方向に配置されたブロック群に接続された共通ワード線と、第2方向に配置されたブロック群に接続されたビット線対とを備える。各ブロックは複数のメモリセルを備え、各メモリセルは第1トランジスタと磁気抵抗素子とを有する。各ブロックは更に、上記複数のメモリセルが並列に接続された第2トランジスタを備える。第2トランジスタのゲートは共通ワード線に接続され、第1トランジスタのゲートは第1ワード線に接続される。第1トランジスタのソース/ドレインの一方は、第1ビット線に接続され、その他方は、磁気抵抗素子の一端に接続され、また、第2トランジスタを介して第2ビット線に接続される。磁気抵抗素子の他端は第2ワード線に接続される。
    • MRAM具有存储单元阵列; 第一字线和第二字线,其连接到沿第一方向排列的存储单元组; 矩阵排列的多个块; 连接到沿第一方向布置的块组的公用字线; 以及连接到沿第二方向布置的块组的一对位线。 每个块设置有多个存储单元,并且每个存储单元具有第一晶体管和磁阻元件。 每个块还设置有第二晶体管,其中存储器单元串联连接。 第二晶体管的栅极连接到公共字线,第一晶体管的栅极连接到第一字线。 第一晶体管的源极或漏极连接到第一位线,另一个连接到磁阻元件的一端,并且还连接到通过第二晶体管的第二位线。 磁阻元件的另一端连接到第二字线。
    • 6. 发明申请
    • 半導体記憶装置及びその動作方法
    • 半导体存储器件及其操作方法
    • WO2008133087A1
    • 2008-11-06
    • PCT/JP2008/057285
    • 2008-04-14
    • 日本電気株式会社崎村 昇杉林 直彦根橋 竜介
    • 崎村 昇杉林 直彦根橋 竜介
    • G11C29/42G06F12/16G11C13/00G11C29/24
    • G11C13/0007G06F11/1008G11C13/0004G11C13/0011G11C13/004G11C29/00G11C2013/0054G11C2029/0411
    •  本発明の動作方法は、それぞれが複数のシンボルから構成され、各々のシンボルが複数のビットから構成され、更にシンボル単位での誤り訂正が可能な誤り訂正符号を記憶するPRAM、ReRAM、又は固体電解質メモリに適用される。当該動作方法では、各々のシンボルは互いに異なる参照セル12を用いて読み出しが行われる。入力されたアドレスに対応する誤り訂正符号を構成するデータセル11の読み出しデータに訂正可能な誤りが検出された場合、1ビットの誤りパターンである第1の誤りシンボルに対しては、その誤りビットに対応するデータセル11のデータを訂正し、複数ビットの誤りパターンである第2の誤りシンボルに対しては、第2の誤りシンボルの読み出しに使用された参照セル12のデータを訂正する。
    • 提供了一种操作方法,其可以应用于包含纠错码的PRAM,ReRAM或固体电解质存储器,每个纠错码由多个符号形成,每个符号由多个位形成,并且可以执行错误校正 符号单位。 在该操作方法中,每个符号使用彼此不同的参考单元(12)。 当从构成与输入地址相对应的纠错码的数据单元(11)的读出数据中检测到可校正错误时:对于作为1位错误模式的第一错误符号,数据单元(11 )对应于错误位; 并且对于作为多位错误模式的第二错误符号,校正用于读出第二错误符号的参考单元(12)中的数据。
    • 7. 发明申请
    • 半導体記憶装置
    • 半导体存储设备
    • WO2008102650A1
    • 2008-08-28
    • PCT/JP2008/052059
    • 2008-02-07
    • 日本電気株式会社崎村 昇本田 雄士杉林 直彦
    • 崎村 昇本田 雄士杉林 直彦
    • G11C11/15H01L21/8246H01L27/105H01L43/08
    • G11C11/16B82Y10/00B82Y25/00G11C11/1655G11C11/1659G11C11/1673G11C11/1675H01L27/228H01L43/08
    •  半導体記憶装置が、複数のメモリセルを備えるメモリアレイを具備する。複数のメモリセルは、偶数行及び奇数行のいずれか一方に沿って配置された第1メモリセル及び第3メモリセルと、他方に沿って配置された第2メモリセルとを備える。複数のメモリセルの各々は、第1拡散層と第2拡散層とを含む第1トランジスタと、第3拡散層と第4拡散層とを含む第2トランジスタと、第2拡散層と第3拡散層とを電気的に接続する配線層に一方の端子を接続された磁気抵抗素子とを含む。第1メモリセルの第4拡散層は、第2メモリセルの第1拡散層としても使用される。加えて、第2メモリセルの第4拡散層は、第3メモリセルの第1拡散層としても使用される。
    • 半导体存储装置设置有具有多个存储单元的存储器阵列。 存储单元包括沿着偶数行或奇数行排列的第一存储单元和第三存储单元,以及沿着另一行布置的第二存储单元。 每个存储单元包括第一晶体管,包括第一扩散层和第二扩散层; 第二晶体管,包括第三扩散层和第四扩散层; 以及磁阻元件,其具有与布线层连接的一个端子,其将第二扩散层和第三扩散层电连接。 第一存储单元的第四扩散层也用作第二存储单元的第一扩散层。 此外,第二存储单元的第四扩散层也用作第三存储单元的第一扩散层。
    • 9. 发明申请
    • トグル型磁気ランダムアクセスメモリ
    • 刀具类型磁性随机存取存储器
    • WO2005086170A1
    • 2005-09-15
    • PCT/JP2005/003482
    • 2005-03-02
    • 日本電気株式会社崎村 昇杉林 直彦本田 雄士
    • 崎村 昇杉林 直彦本田 雄士
    • G11C11/15
    • G11C11/16
    •  MRAMは、第1配線(23)と第2配線(21+21r)とメモリセル(14+14r)と第2センスアンプ(3)と第1センスアンプ(2)とを備える。第1及び第2配線(23、21+21r)は、第1及び第2方向(X、Yに延伸する。メモリセル(14+14r)は、第1配線(23)と第2配線(21+21r)とが交差する位置に対応して設けられる。第2センスアンプ(3)は、参照配線(21r)に対応して設けられた参照セル(14r)からの出力に基づいて、参照セル(14r)の状態を検出する。第1センスアンプ(2)は、メモリセル(14)及び参照セル(14r)からの出力に基づいて、当該メモリセル(14)の状態を検出する。メモリセル(14+14r)は、積層フリー層を有する磁気抵抗素子含む。磁気抵抗素子は、磁化容易軸方向が第1及び第2の方向(X、Y)とは異なる。
    • MRAM包括第一布线(23),第二布线(21 + 21r),存储单元(14 + 14r),第二读出放大器(3)和第一读出放大器(2)。 第一布线和第二布线(23,21 + 21r)沿第一和第二方向(X,Y)延伸。 存储单元(14 + 14r)被布置在与第一布线(23)和第二布线(21 + 21r)之间的交点的位置相对应的位置处。 第二放大器(3)根据与基准配线(21r)对应配置的参考单元(14r)的输出来检测参考单元(14r)的状态。 第一读出放大器(2)根据存储单元(14)和参考单元(14r)的输出来检测存储单元(14)的状态。 存储单元(14 + 14r)包括具有积层自由层的磁阻元件。 磁阻元件具有不同于第一和第二方向(X,Y)的磁化强度方向。