专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2006070473A1 半導体装置及びその動作制御方法审中-公开
标题翻译：半导体器件及其操作控制方法
公开(公告)号：WO2006070473A1
公开(公告)日：2006-07-06
申请号：PCT/JP2004/019645
申请日：2004-12-28
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 矢野勝 , 荒川秀貴 , 白岩英彦
发明人：矢野勝 , 荒川秀貴 , 白岩英彦
IPC分类号： H01L27/115 , H01L29/792
CPC分类号： H01L27/11568 , G11C16/0491 , H01L27/115 , H01L29/792
摘要：　半導体装置は、半導体基板にローカルビット線となる反転層を形成することによって該反転層をグローバルビット線に電気的に接続する反転ゲートと、前記反転層をソース及びドレインとして用いるメモリセルとを含む。これにより、反転ゲートをセクタトランジスタのように働かせることができるため、セクタトランジスタを別途設ける必要がない。このため、セクタトランジスタのための領域を縮小できるので、回路面積の増大を抑えることができる。また、消去時、前記メモリセルに注入された電子をＦＮトンネル効果を用いて前記半導体基板側に引き抜くようにしてもよい。また、消去時、前記メモリセルに注入された電子をＦＮトンネル効果を用いてワード線側に引き抜くようにしてもよい。消去時、前記メモリセルに注入された電子をＦＮトンネル効果を用いて前記反転ゲートから引き抜くようにしてもよい。
摘要翻译：半导体器件包括用于通过在半导体衬底上形成作为局部位线的反型层将反转层电连接到全局位线的反相栅极和使用该反转层作为源极的存储单元和排水。因此，由于反向栅极可以作为扇区晶体管来操作，所以不需要提供额外的扇区晶体管。由于可以减小扇形晶体管的面积，可以抑制电路面积的增加。此外，在擦除时，可以通过使用FN隧道效应将注入到存储单元的电子提取到半导体衬底侧。在擦除时，通过使用FN隧道效应将注入到存储单元的电子提取到字线侧。在擦除时，注入到存储单元的电子可以通过使用FN隧道效应从反转栅极中提取出来。

2. 发明申请

WO2007013154A1 半導体装置およびその制御方法审中-公开
标题翻译：半导体器件及其控制方法
公开(公告)号：WO2007013154A1
公开(公告)日：2007-02-01
申请号：PCT/JP2005/013762
申请日：2005-07-27
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 矢野勝 , 荒川秀貴 , 坂下基匡
发明人：矢野勝 , 荒川秀貴 , 坂下基匡
IPC分类号： G11C16/06
CPC分类号： G11C16/10 , G11C16/0475 , G11C16/0491 , G11C2216/14
摘要：本発明は、電荷蓄積層内の異なる領域に、第１のビットおよび第２のビットを書き込む不揮発性メモリセルを複数配置したメモリセルアレイと、メモリセルアレイに書き込むためのデータを保持するＳＲＡＭアレイ(第１の記憶装置)と、データをもとに所定の単位に分割され第１のビットに書き込むための第１の分割データ、および第２のビットに書き込むための第２の分割データ、を保持するＷＲセンスアンプブロック(第２の記憶装置)とを有し、第１の分割データをメモリセルアレイに書き込みを行った（ステップＳ２２）後、第２の分割データを前記メモリセルアレイに書き込みを行う（ステップＳ２２）半導体装置およびその制御方法である。本発明によれば、書き込み時間を短縮することができる。
摘要翻译：一种半导体器件及其控制方法，所述半导体器件包括存储单元阵列，所述存储单元阵列在电荷存储层中的不同区域中包括写入第一和第二位的多个非易失性存储单元; SRAM阵列（第一存储装置），其保存要写入存储单元阵列的数据; 以及WR读出放大器块（第二存储装置），其分别保持以预定单位分割数据并将其写入第一和第二位的第一和第二划分数据; 其中将第一划分数据写入存储单元阵列（步骤S22），然后将第二划分数据写入存储单元阵列（步骤S22）。根据本发明，可以缩短写入时间。

3. 发明申请

WO2006106577A1 半導体装置及びその制御方法审中-公开
标题翻译：半导体器件及其控制方法
公开(公告)号：WO2006106577A1
公开(公告)日：2006-10-12
申请号：PCT/JP2005/006310
申请日：2005-03-31
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 矢野勝 , 荒川秀貴 , 坂下基匡
发明人：矢野勝 , 荒川秀貴 , 坂下基匡
IPC分类号： G11C16/10
CPC分类号： G11C16/10
摘要：　本発明の半導体装置は、不揮発性メモリセルアレイと、前記不揮発性メモリセルアレイに書き込みと読み出しを行う書き込み・読み出し回路と、データ入出力回路と、前記書き込み・読み出し回路に接続され第1のデータを保持する第１のラッチ回路と前記データ入出力回路に接続され第２のデータを保持する第２のラッチ回路とを含む揮発性メモリセルアレイとを含む。さらに、半導体装置は、前記第１の書き込みデータ内のプログラムを行うビット数に応じて、前記第１の書き込みデータを反転する反転回路と、前記第１の書き込みデータを前記不揮発性メモリセルに書き込み中に、前記第２の書き込みデータを前記第２のラッチ回路にラッチするよう制御する制御回路とを含む。書き込み時間を短縮して回路面積の小さい半導体装置を提供できる。
摘要翻译：半导体器件包括非易失性存储单元阵列; 用于在非易失性存储单元阵列上写入和读取写/读电路; 数据输入/输出电路; 以及易失性存储单元阵列，其包括连接到用于保持第一数据的写/读电路的第一锁存电路，以及连接到数据输入/输出电路以保持第二数据的第二锁存电路。此外，半导体器件包括反相电路，其使与第一写入数据中的程序执行的位数相对应的第一写入数据反相，以及控制电路，其控制由第二锁存器锁存的第二写入数据而第一写入数据正被写入非易失性存储单元中。通过缩短写入时间来提供具有小电路面积的半导体器件。

4. 发明申请

WO2006070474A1 半導体装置の製造方法审中-公开
标题翻译：生产半导体器件的工艺
公开(公告)号：WO2006070474A1
公开(公告)日：2006-07-06
申请号：PCT/JP2004/019646
申请日：2004-12-28
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 荒川秀貴 , 伊藤拓雄
发明人：荒川秀貴 , 伊藤拓雄
IPC分类号： H01L21/3065
CPC分类号： H01L21/3088 , H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/31144 , H01L21/32139
摘要：　本発明の半導体装置に製造方法は、被加工層（１０ａ、１０ｂ、１０ｃ）上に第一の膜（１１）を堆積する工程と、前記第一の膜の上に所定のピッチで第一のマスクパターン（１２）を形成する工程と、第二の膜を堆積後エッチバックして前記第一のマスクパターン側壁に第一のサイドウォール膜（１３ａ）を形成する工程と、前記第一のマスクパターンを除去する工程と、前記第三の膜を堆積後エッチバックして第二のサイドウォール膜（１４ａ、１４ｂ）を形成し、前記第一のサイドウォール膜及び前記第二のサイドウォール膜により構成された第二のマスクパターン（１５）を形成する工程とを具備する。これにより、フォトリソグラフィ法の能力で決まる最小加工寸法と同じピッチで、且つ配線幅と配線間隔それぞれが同一の寸法であるストライプパターンを形成することができため、集積度の高い半導体装置を提供することができる。
摘要翻译：一种制造半导体器件的方法，包括在处理对象层（10a，10b，10c）上沉积第一膜（11）的步骤; 在第一膜上以给定的间距形成第一掩模图案（12）的步骤; 沉积第二膜并进行回蚀以在第一掩模图案的侧壁上形成第一侧壁膜（13a）的步骤; 去除第一掩模图案的步骤; 以及沉积第三膜并进行回蚀以形成第二侧壁膜（14a，14b）的步骤，从而获得由第一侧壁膜和第二侧壁膜构成的第二掩模图案（15）。因此，可以产生具有线宽度和线间距的条纹图案，其具有与由光刻工艺的能力确定的最小处理尺寸相同的间距的不变的尺寸，使得可以提供具有高集成度的半导体器件。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式