专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2002095946A1 集積回路装置审中-公开
标题翻译：集成电路设备
公开(公告)号：WO2002095946A1
公开(公告)日：2002-11-28
申请号：PCT/JP2002/005047
申请日：2002-05-24
申请人：アイピーフレックス株式会社 , 池田顕士 , 志村大 , 佐藤友美
发明人：池田顕士 , 志村大 , 佐藤友美
IPC分类号： H03K19/173
CPC分类号： G06F17/5045 , G06F15/7867
摘要： An integrated circuit device comprises a processing section including arithmetic units arranged in a matrix, a first group of lines extending in a first direction of the matrix and adapted for transmitting input data inputted to the arithmetic units, a second group of lines extending in a second direction of the matrix and adapted for transmitting output data outputted from the arithmetic units, switching units arranged at intersections of the lines of the first and second groups and adapted for selecting a line out of the first group and a line out of the second group to interconnect them. The arithmetic units include ones suited to specific processings and having different data paths. In at least a part of the data processing section, there is an array of arithmetic units of the same type extending in the first or second direction. Since the combination of the arithmetic units of the integrated circuit device can be changed, the function can be dynamically changed. Further the integrated circuit device is constituted of arithmetic units having different data paths suitable to specific processings and consequently is compact and economical.
摘要翻译：集成电路装置包括处理部分，该处理部分包括以矩阵形式排列的运算单元，沿矩阵的第一方向延伸的第一组线，用于发送输入到运算单元的输入数据;第二组线，其在第二组中延伸矩阵的方向并且适于发送从运算单元输出的输出数据，布置在第一组和第二组的线的交点处的切换单元，并且适于从第一组中选出一条线和从第二组到第二组的线互连。算术单元包括适用于特定处理并具有不同数据路径的算术单元。在数据处理部分的至少一部分中，存在沿第一或第二方向延伸的相同类型的算术单元的阵列。由于可以改变集成电路装置的运算单元的组合，所以可以动态地改变功能。此外，集成电路装置由具有适合于特定处理的不同数据路径的算术单元构成，因此是紧凑且经济的。

2. 发明申请

WO2005091160A1 活性化コードの生成方法审中-公开
标题翻译：激活代码生成方法
公开(公告)号：WO2005091160A1
公开(公告)日：2005-09-29
申请号：PCT/JP2005/004963
申请日：2005-03-18
申请人：アイピーフレックス株式会社 , 志村大
发明人：志村大
IPC分类号： G06F15/80
CPC分类号： G06F17/5045
摘要：　複数のプロセッシングエレメントを接続することによりデータパスが形成される回路区画を有し、プロセッシングエレメントに対応するメモリ領域にコンフィグレーション情報がセットされることによりプロセッシングエレメントの機能が制御されるデータ処理装置によりアプリケーションを実行するための活性化コードの生成方法であって、データパスを回路区画にマッピングするためのレイアウト情報を生成すると共に、第１のパラメータに関係するプロセッシングエレメントに対応するメモリ領域へのアクセスを可能とするアクセス情報を生成するステップを有する生成方法を提供する。プロセッシングエレメントにより構成されたデータパスの処理を、ソースコード上でパラメータを変更することにより自由に変更することができる環境をユーザに提供できる。
摘要翻译：提供了一种激活代码生成方法，用于通过具有电路分区的数据处理装置来执行应用，该数据处理装置通过连接处理元件来形成数据路径，处理元件的功能是通过将配置信息设置在与处理元件相对应的存储区域中来进行控制的。该方法包括生成用于将数据路径映射到电路分区上的布局信息的步骤，并且生成访问信息，使得能够访问对应于与第一参数相关联的处理元件的存储区域。可以向用户提供能够通过修改源代码上的参数来自由地修改由处理元件配置的数据路径处理的环境。

3. 发明申请

WO2005001723A1 並列処理システムの生成方法审中-公开
标题翻译：创造并行处理系统的方法
公开(公告)号：WO2005001723A1
公开(公告)日：2005-01-06
申请号：PCT/JP2004/009000
申请日：2004-06-25
申请人：アイピーフレックス株式会社 , 志村大
发明人：志村大
IPC分类号： G06F17/50
CPC分类号： G06F17/5045
摘要：　本発明の定義ファイルは、独立に行われる複数の並列処理をそれぞれ規定した複数の並列記述を有し、複数の並列記述は、他の並列処理の出力データが入力されるデータ入力を少なくとも含む複数のデータ入力を備えた第１の並列処理を示す第１の並列記述を含んでおり、それら複数のデータ入力には並列処理システムに入力されてからのレイテンシーが同一のデータが入力されることを示す。したがって、複数種類の要素の情報を記録したハードウェアライブラリに基づき、並列処理を実行するための複数種類の要素の少なくともいずれかを備えた回路構成を含むハードウェア構成情報を生成する第１の工程と、第１の並列処理を実行するための回路構成の複数のデータ入力に、並列処理システムに入力されてからのレイテンシーが同一のデータが入力されるように、ハードウェア構成情報に遅延要素を加える第２の工程とを有する生成方法によりハードウェア構成情報を生成できる。
摘要翻译：定义文件包括多个并行描述，每个并行描述定义独立执行的多个并行处理。多个并行描述包括指示第一并行处理的第一并行处理，该第一并行处理具有至少包含数据输入的多个数据输入，输入另一个并行进程的输出数据。将从输入到并行处理系统的等待时间相等的数据输入到多个数据输入。因此，可以通过以下创建方法创建硬件配置信息：包括：第一步骤，用于创建硬件配置信息，该硬件配置信息包括具有多个类型元素中的至少一个的电路配置，用于根据包含有关于多种类型的元素; 以及第二步骤，用于将延迟元件添加到硬件配置信息，使得具有从输入到并行处理系统的等待时间相等的数据被输入到用于执行第一并行处理的电路配置的多个数据输入。

4. 发明申请

WO2003023602A1 データ処理システムおよびその制御方法审中-公开
标题翻译：数据处理系统及其控制方法
公开(公告)号：WO2003023602A1
公开(公告)日：2003-03-20
申请号：PCT/JP2002/009108
申请日：2002-09-06
申请人：アイピーフレックス株式会社 , 志村大 , 池田顕士 , 佐藤友美
发明人：志村大 , 池田顕士 , 佐藤友美
IPC分类号： G06F7/00
CPC分类号： G06F15/7867 , G06F15/80
摘要： A data processing system including a plurality of processing units and first, second, and third data transfer means. The first data transfer means connects the plurality of processing units in a network form so as to perform a first data reception/transmission and connects two or more processing units among the plurality of processing units so as to constitute at least one reconfigurable data flow. The second data transfer means supplies control information for loading preset data as second data to the plurality of processing units in parallel. The third data transfer means supplies the preset data to each of the plurality of processing units. This preset data directly or indirectly modifies another processing unit connected via the first data transfer means and/or modifies the processing content of the processing unit, thereby setting a data flow of a different function.
摘要翻译：一种数据处理系统，包括多个处理单元和第一，第二和第三数据传送装置。第一数据传送装置以网络形式连接多个处理单元，以便执行第一数据接收/发送，并且连接多个处理单元中的两个或更多个处理单元，以便构成至少一个可重新配置的数据流。第二数据传送装置将用于将预置数据作为第二数据加载到多个处理单元的控制信息并行提供。第三数据传送装置将预设数据提供给多个处理单元中的每一个。该预置数据直接或间接地修改经由第一数据传送装置连接的另一个处理单元和/或修改处理单元的处理内容，从而设置不同功能的数据流。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式