专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009000597A1 PRÜFVERFAHREN UND ELEKTRONISCHE SCHALTUNG ZUR SICHEREN SERIELLEN ÜBERTRAGUNG VON DATEN 审中-公开
标题翻译：程序和电子电路用于数据的安全串行传输
公开(公告)号：WO2009000597A1
公开(公告)日：2008-12-31
申请号：PCT/EP2008/055934
申请日：2008-05-15
申请人： CONTINENTAL TEVES AG & CO. OHG , TRASKOV, Adrian , KABULEPA, Lukusa, Didier
发明人： TRASKOV, Adrian , KABULEPA, Lukusa, Didier
IPC分类号： H04L1/00
CPC分类号： H04L1/24 , H04L1/0061 , H04L2001/0094
摘要： Prüfverfahren, bei dem mittels Prüfdaten abgesicherte serielle Daten über einen seriellen Datenbus 106 von einem Sender 303 zu einem Empfänger 304 übertragen, danach im Empfänger die Daten zumindest zum Teil aufbereitet und diese mit den übertragenen Prüfdaten zur Erkennung von Übertragungsfehlern verglichen werden, wobei im Sender bei der Erzeugung der Prüfdaten als auch im Empfänger bei der Aufbereitung der Daten die gleiche Prüf datenbildungsmethode zu Grunde gelegt wird, wobei die Prüf datenbildung/-aufbereitung mittels Fehlererkennungshardwaremitteln erfolgt, wobei insbesondere weiterhin im Bereich des Empfängers neben den Fehlererkennungshardwaremitteln außerdem Fehlererkennungssoftwaremittel 102 vorhanden sind, mit denen die empfangenen Daten zusätzlich überprüft werden und wobei weiterhin ein Fehler in den übertragenen Daten und/oder Prüfdaten durch ein senderseitiges Fehlerstimulationsmittel hervorgerufen wird. Beschrieben ist außerdem eine Sende- und Empfangsschaltung zur Durchführung des obigen Verfahren sowie deren Verwendung.
摘要翻译：测试方法，其中，通过测试数据的串行数据的装置从发射机303传送到接收器304的串行数据总线106，在这之后至少在接收机部分准备数据和与所发送的测试数据比较它们以检测传输错误上稠合，其中，在发射器处测试数据的产生和数据的处理的接收机，形成方法数据，相同的测试被取为基础，其特征在于，所述测试数据产生/处理通过的错误检测硬件装置来实现，特别是，仍然存在于除了错误检测硬件接受者的面积装置也错误识别软件装置102，用当所接收的数据也被检查，并进一步地，其中通过发送器端的错误刺激在所发送的数据和/或测试数据的误差装置引起的。是也描述了一种发送和接收电路，用于执行上述方法和它们的用途。

2. 发明申请

WO2011117156A3 KONTROLLRECHNERSYSTEM, VERFAHREN ZUR STEUERUNG EINES KONTROLLRECHNERSYSTEMS, SOWIE VERWENDUNG EINES KONTROLLRECHNERSYSTEMS 审中-公开
公开(公告)号：WO2011117156A3
公开(公告)日：2011-09-29
申请号：PCT/EP2011/054144
申请日：2011-03-18
申请人： CONTINENTAL TEVES AG & CO. OHG , KABULEPA, Lukusa Didier , EHRENBERG, Thorsten , BAUMEISTER, Daniel
发明人： KABULEPA, Lukusa Didier , EHRENBERG, Thorsten , BAUMEISTER, Daniel
IPC分类号： G06F11/16 , G06F11/20
摘要： Es wird Kontrollrechnersystem vorgeschlagen. Das Kontrollrechnersystem umfasst mindestens zwei redundant zueinander ausgelegte Module (1001, 1002, 1003, 1004); mindestens eine Vergleichseinheit (1011, 1012) zur Überwachung des Synchronisationszustands der mindestens zwei redundanten Module (1001, 1002, 1003, 1004) und zur Erkennung eines Synchronisationsfehlers; und mindestens eine Peripherieeinheit (1030, 1031,..., 1038). Das Kontrollrechnersystem umfasst weiterhin mindestens eine Schaltmatrix (1013), welche eingerichtet ist, Zugriffe auf die mindestens zwei redundanten Module (1001, 1002, 1003, 1004) oder Zugriffe der mindestens zwei redundanten Module auf die Peripherieeinheit (1030, 1031,..., 1038) zu ermöglichen oder zu sperren. Eine Fehlerbehandlungseinheit (1080) ist eingerichtet, Signale der mindestens einen Vergleichseinheit (1011, 1012) zu empfangen und die mindestens eine Schaltmatrix (1013) anzusteuern, um Zugriffe auf die mindestens zwei redundanten Module oder Zugriffe der mindestens zwei redundanten Module auf die Peripherieeinheit wahlweise komplett oder selektiv zu verhindern.

3. 发明申请

WO2011117155A1 REDUNDANTE ZWEI-PROZESSOR-STEUERUNG UND STEUERUNGSVERFAHREN 审中-公开
标题翻译：冗余双处理器管理和控制方法
公开(公告)号：WO2011117155A1
公开(公告)日：2011-09-29
申请号：PCT/EP2011/054143
申请日：2011-03-18
申请人： CONTINENTAL TEVES AG & CO. OHG , TRASKOV, Adrian , EHRENBERG, Thorsten , KABULEPA, Lukusa Didier , WOLF, Felix
发明人： TRASKOV, Adrian , EHRENBERG, Thorsten , KABULEPA, Lukusa Didier , WOLF, Felix
IPC分类号： G06F11/16
CPC分类号： G06F11/165 , G06F11/1641 , G06F11/1645
摘要： Es wird eine redundante Zwei-Prozessor-Steuerungseinrichtung vorgeschlagen. Die Steuerungseinrichtung umfasst einen ersten Prozessor (1) und einen zweiten Prozessor (1) zur synchronen Ausführung eines Steuerungsprogramms; wenigstens einen ersten Multiplexer (70, 91) zum wahlweisen Verbinden wenigstens einer anzusteuernden ersten peripheren Einheit (72, 95) mit einem der zwei Prozessoren (1, 2); wenigstens eine erste Vergleichseinheit (70, 91) zur Überwachung des Synchronisationszustands der beiden Prozessoren (1, 2) und zur Erkennung eines Synchronisationsfehlers, sofern die beiden Prozessoren (1, 2) desynchronisiert sind; und eine Wiederherstellungskontrolleinheit (44), die eingerichtet ist, die Ausführung wenigstens eines Testprogramms durch die beiden Prozessoren (1, 2) nach Auftreten eines Synchronisationsfehlers zu überwachen und die Testergebnisse zu bewerten, und die eingerichtet ist, wenigstens den ersten Multiplexer (70, 91) zu konfigurieren.
摘要翻译：它提出了一种冗余双处理器控制装置。所述控制装置包括：第一处理器（1）和用于同步执行的控制程序的第二处理器（1）; 至少一个第一多路复用器（70，91），用于选择性地连接的至少一个被驱动的第一外围单元（72，95）与所述两个处理器中的一个（1，2）; 至少一个第一比较单元（70，91），用于监控所述两个处理器的同步状态（1，2）和用于在所述两个处理器（1，2）的去同步检测同步误差; 并且适于通过所述两个处理器来运行所述至少一个测试程序的恢复控制单元（44）（1，2）的根据同步误差和评价测试结果进行监控，其适于在至少所述第一多路复用器（70，91 配置）。

4. 发明申请

WO2012065760A1 VERFAHREN UND SCHALTUNGSANORDNUNG ZUR DATENÜBERTRAGUNG ZWISCHEN PROZESSORBAUSTEINEN 审中-公开
标题翻译：方法与电路之间分配处理器块中的数据转移
公开(公告)号：WO2012065760A1
公开(公告)日：2012-05-24
申请号：PCT/EP2011/063574
申请日：2011-08-05
申请人： CONTINENTAL TEVES AG & CO. OHG , WEGENER, Bastian , KABULEPA, Lukusa Didier , HARTMANN, Ralf , BITSCH, Christian
发明人： WEGENER, Bastian , KABULEPA, Lukusa Didier , HARTMANN, Ralf , BITSCH, Christian
IPC分类号： G06F13/42
CPC分类号： G06F13/364 , G06F13/4265
摘要： Schaltungsanordnung (5) zur Bildung einer digitalen Schnittstelle (120, 121, 122, 123) umfassend einen digitalen Datenbus (123), welcher bei Verbindung von Mikroprozessorsystemen Daten austauscht, wobei dieser Datenaustausch bidirektional erfolgen kann. Die Schaltungsanordnung erzeugt beim Senden von Daten als Busmastereinen Bustakt arbeitet beim Empfangen von Daten als Busslave nach Maßgabe eines empfangenen Taktsignals. Die Schaltungsanordnung umfasst mindestens einen FIFO-Speicher (101) zum Senden von Daten und/oder mindestens einen FIFO-Speicher (104) zum Empfangen von Daten.
摘要翻译：电路（5），以形成一个数字接口（120，121，122，123）包括一个数字数据总线（123），它与微处理器系统中的数据交换的化合物中，这些数据可以交换双向。电路发送数据时作为Busmastereinen总线时钟接收数据作为接收到的时钟信号的基础上的总线从设备进行操作时产生。该电路装置包括至少一个FIFO存储器（101），用于接收数据传输数据和/或至少一个FIFO存储器（104）。

5. 发明申请

WO2011117156A2 CONTROL COMPUTER SYSTEM, METHOD FOR CONTROLLING A CONTROL COMPUTER SYSTEM, AND USE OF A CONTROL COMPUTER SYSTEM 审中-公开
标题翻译：控制电路系统，控制电路系统的控制方法以及控制计算机系统的使用
公开(公告)号：WO2011117156A2
公开(公告)日：2011-09-29
申请号：PCT/EP2011054144
申请日：2011-03-18
申请人： CONTINENTAL TEVES AG & CO OHG , KABULEPA LUKUSA DIDIER , EHRENBERG THORSTEN , BAUMEISTER DANIEL
发明人： KABULEPA LUKUSA DIDIER , EHRENBERG THORSTEN , BAUMEISTER DANIEL
IPC分类号： G06F11/16
CPC分类号： G06F11/1641 , G06F11/1645 , G06F11/165 , G06F11/203 , G06F11/2035 , G06F11/2043
摘要： The invention relates to a control computer system. The control computer system comprises at least two modules (1001, 1002, 1003, 1004) configured to be redundant to each other; at least one comparator unit (1011, 1012) for monitoring the synchronization state of the at least two redundant modules (1001, 1002, 1003, 1004) and for detecting a synchronization fault; and at least one peripheral unit (1030, 1031,..., 1038). The control computer system further comprises at least one switch matrix (1013) set up for allowing or blocking access to the at least two redundant modules (1001, 1002, 1003, 1004) or access by the at least two redundant modules to the peripheral unit (1030, 1031,..., 1038). A fault handling unit (1080) is set up for receiving signals of the at least one comparator unit (1011, 1012) and to actuate the at least one switching matrix (1013) in order to optionally completely or selectively prevent access to the at least two redundant modules or access by the at least two redundant modules to the peripheral unit.
摘要翻译：它提出了控制计算机系统。控制计算机系统包括至少两个冗余设计的模块（1001,1002,1003,1004）; 至少一个比较单元（1011，1012），用于监视所述至少两个冗余模块（1001，1002，1003，1004）的同步状态和用于检测同步误差的; 和至少一个外围单元（1030,1031，...，1038）。控制计算机系统还包括至少一个开关矩阵（1013），其被设置，获得了至少两个冗余模块（1001，1002，1003，1004），或访问所述至少两个冗余模块到外围单元（1030，1031，...， 1038）启用或禁用。异常处理单元（1080）被布置成从所述至少一个比较单元（1011，1012），并任选地完全控制用于访问至少两个冗余模块或所述至少两个冗余模块的访问外围单元的所述至少一个切换矩阵（1013）接收信号或有选择地预防。

6. 发明申请

WO2010026145A1 MIKROPROZESSOR MIT PIPELINEBLASEN-ERFASSUNGSEINRICHTUNG 审中-公开
标题翻译：与管道气泡检测组件微处理器
公开(公告)号：WO2010026145A1
公开(公告)日：2010-03-11
申请号：PCT/EP2009/061299
申请日：2009-09-01
申请人： CONTINENTAL TEVES AG & CO. OHG , KIRSCHBAUM, Andreas , KABULEPA, Lukusa Didier
发明人： KIRSCHBAUM, Andreas , KABULEPA, Lukusa Didier
IPC分类号： G06F9/30 , G06F9/38 , G06F11/34
CPC分类号： G06F9/3869 , G06F9/30003 , G06F9/30145 , G06F11/348
摘要： Mikroprozessor, umfassend eine Pipeline-Mikroarchitektur (1) und eine Pipelineblasen-Erfassungseinrichtung (2), wobei die Pipelineblasen-Erfassungseinrichtung (2) eine Minimal-Abarbeitungstaktzyklen-Ermittlungseinheit (3) zur Ermittlung einer minimalen und/oder optimalen Anzahl an Abarbeitungstaktzyklen eines oder mehrerer Programmbefehle aufweist, die die Pipeline-Mikroarchitektur (1) durchlaufen und/oder von dieser bearbeitet werden.
摘要翻译：微处理器，包括：管道微架构（1）和管道气泡检测装置（2），其中，所述管道气泡检测装置（2）一个最小执行时钟周期判断单元（3），用于确定一个或一个以上的处理时钟周期的最小和/或最佳数目，通过管道微架构包括程序指令（1）和/或由后者进行处理。

7. 发明申请

WO2008068290A1 VERFAHREN UND HALBLEITERSPEICHER MIT EINER EINRICHTUNG ZUR ERKENNUNG VON ADRESSIERUNGSFEHLERN 审中-公开
标题翻译：方法及半导体存储器，具有一种用于检测寻址错误的
公开(公告)号：WO2008068290A1
公开(公告)日：2008-06-12
申请号：PCT/EP2007/063367
申请日：2007-12-05
申请人： CONTINENTAL TEVES AG & CO. OHG , FEY, Wolfgang , TRASKOV, Adrian , KABULEPA, Lukusa, Didier , AMJADI, Houman
发明人： FEY, Wolfgang , TRASKOV, Adrian , KABULEPA, Lukusa, Didier , AMJADI, Houman
IPC分类号： G11C29/02
CPC分类号： G11C29/02 , G11C29/024
摘要： Verfahren zur verbesserten internen Überwachung von Adressierungsschaltungen in Halbleiterspeichern oder in einem datenverarbeitenden System, bei dem ein Abgriff von logischen Pegeln an den Adressierungsleitungen (1, 1', 1''), eine Darstellung der tatsächlich ausgewählten Adresse oder Teiladresse mittels zusätzlicher Adressbitleitungen (13), eine Rückgewinnung der tatsächlich zugegriffenen Adresse/Teiladresse mit den Adressbitleitungen (13) und ein Vergleich der tatsächlich ausgewählten Adresse/Teiladresse mit der aus den zusätzlichen Adressbitleitungen gewonnenen, anliegenden Adresse/Teiladresse zur Fehlererkennung eines Fehlers in der Adressierungsschaltung erfolgt. Die Erfindung betrifft auch einen Halbleiterspeicher und ein datenverarbeitendes System mit Hardwaremitteln, die eine Durchführung des obigen Verfahrens erlauben.
摘要翻译：一种用于在其中逻辑电平的抽头到寻址线（1,1“ 1' ”），（13）通过另外的地址位的装置的实际选择地址或部分地址的表示改进的内部监控寻址在半导体存储器中或者在数据处理系统中的电路的过程，然后与地址位（13）和实际选择的地址/地址与从附加地址位线所获得的，相邻的地址/地址在寻址电路的误差检测的误差的比较的实际访问的地址/地址的回收。本发明还涉及一种半导体存储器，并用硬件资源，其允许执行上述方法的数据处理系统。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式