专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明申请

WO2007025564A1 IMPROVED GATE ELECTRODE SILICIDATION PROCESS 审中-公开
标题翻译：改进的门电极硅化工艺
公开(公告)号：WO2007025564A1
公开(公告)日：2007-03-08
申请号：PCT/EP2005/010457
申请日：2005-08-29
申请人： FREESCALE SEMICONDUCTOR, INC. , KAUSHIK, Vidya , FROMENT, Benoît
发明人： KAUSHIK, Vidya , FROMENT, Benoît
IPC分类号： H01L21/8238 , H01L21/28
CPC分类号： H01L21/823835 , H01L21/28097 , H01L21/823842 , H01L29/4975 , H01L29/665
摘要： A fully-silicided gate electrode is formed from silicon and a metal by depositing at least two layers of silicon (130, 131) with the metal layer (155) therebetween. One of the silicon layers (131) may be amorphous silicon whereas the other silicon layer (130) may be polycrystalline silicon. The silicon between the metal layer (155) and the gate dielectric (120) may be deposited in two layers having different crystallinities. This process enables greater control to be exercised over the phase of the silicide resulting from this silicidation process.
摘要翻译：通过在其间沉积至少两层硅（130,131）与金属层（155）之间，由硅和金属形成全硅化栅电极。硅层（131）中的一个可以是非晶硅，而另一个硅层（130）可以是多晶硅。金属层（155）和栅极电介质（120）之间的硅可以沉积成具有不同结晶度的两层。该过程使得能够在由该硅化过程产生的硅化物的相位上进行更好的控制。

82. 发明申请

WO2007018235A1 Ｗ系膜の成膜方法、ゲート電極の形成方法、および半導体装置の製造方法审中-公开
标题翻译：形成基于膜的方法，形成栅极电极的方法和制造半导体器件的方法
公开(公告)号：WO2007018235A1
公开(公告)日：2007-02-15
申请号：PCT/JP2006/315735
申请日：2006-08-09
申请人：東京エレクトロン株式会社 , 山崎英亮
发明人：山崎英亮
IPC分类号： H01L21/285 , C23C16/16 , C23C16/42 , H01L21/28 , H01L21/8238 , H01L27/092 , H01L29/423 , H01L29/49 , H01L29/78
CPC分类号： C23C16/16 , C23C16/34 , C23C16/42 , C23C16/45525 , H01L21/28097 , H01L29/4975
摘要：　Ｗ系膜の成膜方法は、処理室内に基板を配置することと、処理室へのＷ（ＣＯ）６ガスの導入によるＷの堆積とＳｉ含有ガスの導入によるＷの珪化またはＳｉの堆積とを交互に繰り返してＷＳｉ膜を成膜することと、Ｗ（ＣＯ）６ガスの供給とＳｉ含有ガスの供給との間で処理室をパージすることとを有する。
摘要翻译：公开了一种形成W基膜的方法，包括将基板放置在处理室中的步骤，通过引入W（CO）6交替重复沉积W形成WSi膜的步骤，通过将含Si气体引入到处理室中，进入处理室，W的硅化或Si的沉积，以及在W（CO）6“的供给之间吹扫处理室的步骤，气体和含Si气体的供给。

83. 发明申请

WO2006123673A1 シリコン化合物の形成方法审中-公开
标题翻译：生产硅化合物的方法
公开(公告)号：WO2006123673A1
公开(公告)日：2006-11-23
申请号：PCT/JP2006/309794
申请日：2006-05-17
申请人：三菱重工業株式会社 , 大庭義行 , 坂本仁志
发明人：大庭義行 , 坂本仁志
IPC分类号： H01L21/285 , C23C16/42 , C23C16/44 , H01L21/28 , H01L21/336 , H01L29/78 , H01L31/04
CPC分类号： C23C16/4488 , C01B33/06 , C23C16/325 , C23C16/42 , H01L21/2807 , H01L21/28097 , H01L21/28518 , H01L31/032
摘要：　チャンバ１の内部に配設するとともにＳｉとの化合物を形成し得る元素を含む材料で形成した被エッチング部材１１を、相対的に高温に保持した状態でハロゲンガスのラジカルを作用させることにより前記材料とハロゲンとの化合物である前駆体２４のガスを形成する一方、Ｓｉ界面を露出させて前記チャンバ１内に収納した基板３の温度を相対的に低温に保持することにより前記前駆体２４を前記基板３のＳｉ界面に吸着させ、その後Ｓｉ界面に吸着させた前記前躯体２４に前記ハロゲンガスのラジカルを作用させてこの前躯体２４を還元することにより前記材料とＳｉとの化合物を形成することで、工程数を可及的に低減し得るとともに低温環境で所望の化合物を形成し得るシリコン化合物の形成方法。
摘要翻译：本发明提供了可以尽可能减少步骤数的硅化合物的制造方法，并且可以在低温环境下形成所需化合物。制造方法包括使卤素气体的一部分以保持在相对较高温度的状态作用于设置在室（1）内的蚀刻构件（11），并且由含有元素的材料形成能够与Si形成化合物，以产生作为上述材料和卤素之间的化合物的前体（24）的气体，同时暴露出Si界面以保持容纳在内部的基板（3）的温度室（1）在相对低的温度下吸附前体（24）到衬底（3）的Si界面上，然后使卤素气体的自由基作用于吸附在Si界面上的前体（24）上减少前体（24），从而在上述材料和Si之间产生化合物。

84. 发明申请

WO2006115914A1 ULTRA-THIN HF-DOPED SILICON OXYNITRIDE FILM FOR HIGH PERFORMANCE CMOS APPLICATIONS AND METHOD OF MANUFACTURE 审中-公开
标题翻译：用于高性能CMOS应用的超薄薄膜硅氧烷膜及其制造方法
公开(公告)号：WO2006115914A1
公开(公告)日：2006-11-02
申请号：PCT/US2006/014622
申请日：2006-04-19
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , ZHU, Wenjuan , CHUDZIK, Michael P , GLUSCHENKOV, Oleg , PARK, Dae-Gyu , SEKIGUCHI, Akihisa
发明人： ZHU, Wenjuan , CHUDZIK, Michael P , GLUSCHENKOV, Oleg , PARK, Dae-Gyu , SEKIGUCHI, Akihisa
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L21/28185 , H01L21/28097 , H01L21/28229 , H01L21/823857 , H01L29/4966 , H01L29/4975 , H01L29/517
摘要： A semiconductor structure and method of forming the same, comprising forming a uniform buffer layer of diffusion-controUing stable material on top of a base gate dielectric layer (53), and then forming a uniform layer which contains a source of transitional metal atoms, and then annealing the structure to diffuse the transitional metal atoms from their source through the diffusion-controlling material and into the base gate dielectric layer (53).
摘要翻译：一种半导体结构及其制造方法，包括在基极栅介质层（53）的顶部形成均匀的扩散控制稳定材料缓冲层，然后形成含有过渡金属原子源的均匀层，以及然后对结构进行退火，以使过渡金属原子从其源极扩散通过扩散控制材料并进入基极栅介质层（53）。

85. 发明申请

WO2006082163A1 METHODS OF FORMING SILICIDE 审中-公开
标题翻译：形成硅酮的方法
公开(公告)号：WO2006082163A1
公开(公告)日：2006-08-10
申请号：PCT/EP2006/050498
申请日：2006-01-27
申请人： INFINEON TECHNOLOGIES AG , LIM, Chan , MOON, Bum-Ki
发明人： LIM, Chan , MOON, Bum-Ki
IPC分类号： H01L21/283 , H01L21/336
CPC分类号： H01L21/28097 , H01L21/28518 , H01L29/4975 , H01L29/66545 , H01L29/6656
摘要： Methods of fully suiciding semiconductive materials of semiconductor devices are disclosed. A preferred embodiment comprises depositing an alloy comprised of a first metal and a second metal over a semiconductive material (208). The device is heated, causing atoms (232) of the semiconductive material to move towards and bond to the atoms (234) of the second metal, leaving vacancies in the semiconductive material, and causing atoms (236) of the first metal to move into the vacancies in the semiconductive material.
摘要翻译：公开了半导体器件的半导体材料完全自杀的方法。优选实施例包括在半导体材料（208）上沉积由第一金属和第二金属组成的合金。该装置被加热，使半导体材料的原子（232）向第二金属的原子（234）移动并且结合到第二金属的原子（234），在半导体材料中留下空位，并使第一金属的原子（236）移动到半导体材料的空缺。

86. 发明申请

WO2006076373A1 SELF-FORMING METAL SILICIDE GATE FOR CMOS DEVICES 审中-公开
标题翻译：用于CMOS器件的自成型金属硅化物栅
公开(公告)号：WO2006076373A1
公开(公告)日：2006-07-20
申请号：PCT/US2006/000838
申请日：2006-01-10
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , LUO, Zhijiong , FANG, Sunfei , ZHU, Huilong
发明人： LUO, Zhijiong , FANG, Sunfei , ZHU, Huilong
IPC分类号： H01L21/336 , H01L29/76
CPC分类号： H01L29/4975 , H01L21/28097 , H01L21/823835 , H01L29/665 , H01L29/7833
摘要： A process for forming a metal silicide gate in an FET device, where the suicide is self-forming (that is, formed without the need for a separate metal/silicon reaction step), and no CMP or etchback of the silicon material is required. A first layer of silicon material (3) (polysilicon or amorphous silicon) is formed overlying the gate dielectric (2); a layer of metal (4) is then formed on the first layer (3), and a second layer of silicon (5) on the metal layer (4). A high-temperature (greater than 700 0C) processing step, such as source/drain activation anneal, is subsequently performed; this step is effective to form a silicide layer (30) above the gate dielectric (2) by reaction of the metal with silicon in the first layer. A second high-temperature processing step (such as source/drain silicidation) may be performed which is effective to form a second silicide layer (50) from silicon in the second layer (5). The thicknesses of the layers are such that in the high-temperature processing, substantially all the first layer and at least a portion of the second layer are replaced by silicide material. Accordingly, a fully suicided gate structure may be produced.
摘要翻译：在FET器件中形成金属硅化物栅极的方法，其中硅化物自成型（即，不需要单独的金属/硅反应步骤形成），并且不需要CMP材料的CMP或回蚀。形成覆盖栅极电介质（2）的第一层硅材料（3）（多晶硅或非晶硅）; 然后在第一层（3）上形成金属层（4），在金属层（4）上形成第二层硅（5）。随后进行高温（大于700℃）处理步骤，例如源极/漏极激活退火; 该步骤通过金属与第一层中的硅的反应在栅电介质（2）上形成硅化物层（30）是有效的。可以执行第二高温处理步骤（例如源极/漏极硅化），其有效地从第二层（5）中的硅形成第二硅化物层（50）。层的厚度使得在高温处理中，基本上所有的第一层和第二层的至少一部分被硅化物材料代替。因此，可以产生完全自制的栅极结构。

87. 发明申请

WO2006051090A1 METHOD OF MAKING FULLY SILICIDED GATE ELECTRODE 审中-公开
标题翻译：制备完全硅化物电极的方法
公开(公告)号：WO2006051090A1
公开(公告)日：2006-05-18
申请号：PCT/EP2005/055873
申请日：2005-11-10
申请人： INFINEON TECHNOLOGIES AG , KIM, SunOo , KLEE, Veit
发明人： KIM, SunOo , KLEE, Veit
IPC分类号： H01L21/336 , H01L21/28 , H01L29/78
CPC分类号： H01L29/6653 , H01L21/28097 , H01L29/66545 , H01L29/6656 , H01L29/7833
摘要： A method of making a semiconductor device for an integrated circuit chip. An interim gate electrode stack formed includes a top silicon portion patterned from a second silicon layer, a sandwiched oxide portion patterned from an etch stop oxide layer, and a bottom silicon portion patterned from a first silicon layer formed on a gate dielectric layer over a substrate. Etching the second silicon layer is stopped at the etch stop oxide layer. A spacer structure is formed about the interim gate electrode stack, and then the top silicon portion and the sandwiched oxide portion are removed. The spacer structure height may be reduced. A metal layer is formed over the bottom silicon portion of the interim gate electrode stack and over source and drain regions of the substrate, all of which are suicided at the same time to form a folly suicided (FUSI) gate electrode and suicided source and drain regions.
摘要翻译：制造用于集成电路芯片的半导体器件的方法。形成的中间栅极电极堆叠包括从第二硅层图案化的顶部硅部分，从蚀刻停止氧化物层图案化的夹层氧化物部分和从在衬底上形成的栅极电介质层上形成的第一硅层图案化的底部硅部分。蚀刻第二硅层在蚀刻停止氧化物层处停止。围绕临时栅电极堆叠形成间隔结构，然后去除顶部硅部分和夹层氧化物部分。可以减小间隔件结构的高度。在中间栅极电极堆叠的底部硅部分上方形成金属层，并在衬底的源极和漏极区域上形成一个金属层，所有这些都同时被硅化，以形成愚蠢的（FUSI）栅电极和自制的源极和漏极区域。

88. 发明申请

WO2006050517A1 A METHOD FOR MAKING A SEMICONDUCTOR DEVICE WITH A HIGH-K GATE DIELECTRIC LAYER AND A SILICIDE GATE ELECTRODE 审中-公开
标题翻译：用于制造具有高K栅介质层和硅化物电极的半导体器件的方法
公开(公告)号：WO2006050517A1
公开(公告)日：2006-05-11
申请号：PCT/US2005/040136
申请日：2005-11-02
申请人： INTEL CORPORATION , DOCZY, Mark , BRASK, Justin , KAVALIEROS, Jack , METZ, Matthew , DATTA, Suman , CHAU, Robert
发明人： DOCZY, Mark , BRASK, Justin , KAVALIEROS, Jack , METZ, Matthew , DATTA, Suman , CHAU, Robert
IPC分类号： H01L21/28 , H01L29/49 , H01L21/8238
CPC分类号： H01L21/28097 , H01L21/823842 , H01L21/823857 , H01L29/513 , H01L29/517 , H01L29/66545
摘要： A method for making a semiconductor device is described. That method comprises forming a high-k gate dielectic layer on a substrate, forming a barrier layer on the high-k gate dielectric layer, and forming a fully silicided gate electrode on the barrier layer.
摘要翻译：描述制造半导体器件的方法。该方法包括在衬底上形成高k栅极介电层，在高k栅极电介质层上形成势垒层，并在阻挡层上形成完全硅化的栅电极。

89. 发明申请

WO2005109493A1 DUAL-METAL CMOS TRANSISTORS WITH TUNABLE GATE ELECTRODE WORK FUNCTION AND METHOD OF MAKING THE SAME 审中-公开
标题翻译：具有可控门电极工作功能的双金属CMOS晶体管及其制造方法
公开(公告)号：WO2005109493A1
公开(公告)日：2005-11-17
申请号：PCT/US2005/013240
申请日：2005-04-19
申请人： ADVANCED MICRO DEVICES, INC. , PAN, James , LIN, Ming-Ren
发明人： PAN, James , LIN, Ming-Ren
IPC分类号： H01L21/8238
CPC分类号： H01L21/823835 , H01L21/28097 , H01L21/823842
摘要： A dual-metal CMOS arrangement and method of making the same provides a substrate (10) and a plurality of NMOS devices (44) and PMOS devices (46) formed on the substrate (10). Each of the plurality of NMOS devices (44) and PMOS devices (46) have gate electrodes. Each NMOS gate electrode includes a first silicide region (50) on the substrate (10) and a first metal region (48) on the first silicide region (50). The first silicide region (50) of the NMOS gate electrode consists of a first silicide (50) having a work function that is close to the conduction band of silicon. Each of the PMOS gate electrodes includes a second silicide region (54) on the substrate and a second metal region (52) on the second silicide region (54). The second silicide region (54) of the PMOS gate electrode consists of a second silicide (54) having a work function that is close to the valence band of silicon.
摘要翻译：双金属CMOS布置及其制造方法提供了形成在衬底（10）上的衬底（10）和多个NMOS器件（44）和PMOS器件（46）。多个NMOS器件（44）和PMOS器件（46）中的每一个具有栅电极。每个NMOS栅极包括在基底（10）上的第一硅化物区（50）和第一硅化物区（50）上的第一金属区（48）。 NMOS栅电极的第一硅化物区域（50）由具有接近硅导带的功函数的第一硅化物（50）组成。每个PMOS栅电极包括在该衬底上的第二硅化物区域（54）和在第二硅化物区域（54）上的第二金属区域（52）。 PMOS栅电极的第二硅化物区域（54）由具有接近硅的价带的功函数的第二硅化物（54）组成。

90. 发明申请

WO2003094243A1 METAL GATE ELECTRODE USING SILICIDATION AND METHOD OF FORMATION THEREOF 审中-公开
标题翻译：使用硅酸的金属门电极及其形成方法
公开(公告)号：WO2003094243A1
公开(公告)日：2003-11-13
申请号：PCT/US2003/012958
申请日：2003-04-28
申请人： ADVANCED MICRO DEVICES, INC
发明人： MASZARA, Witold, P. , KRIVOKAPIC, Zoran
IPC分类号： H01L29/423
CPC分类号： H01L21/28518 , H01L21/28097 , H01L29/4975 , H01L29/665 , H01L29/66545 , H01L29/6659
摘要： A semiconductor device is fabricated by providing a substrate (32), and providing a dielectric layer (34) on the substrate (32). A polysilicon body (36) is formed on the dielectric layer (34), and a metal layer (60) is provided on the polysilicon body (36). A silicidation process is undertaken to silicidize substantially the entire polysilicon body (36) to form a gate (62) on the dielectric (34). In an alternative process, a cap layer (90) is provided on the polysilicon body (86), which cap layer (90) is removed prior to the silicidation process. In both embodiments, the polysilicon body (36, 86) is doped with a chosen specie prior to the silicidation process, which dopant (39, 89), during the silicidation process, is driven toward the dielectric layer (34, 84) to form a gate portion (60, 150) having a high concentration thereof adjacent the dielectric (34, 84), the type and concentration of this specie being instrumental in determining the work function of the formed gate (62, 122).
摘要翻译：通过提供衬底（32）和在衬底（32）上提供电介质层（34）来制造半导体器件。在电介质层（34）上形成多晶硅体（36），在多晶硅体（36）上设置金属层（60）。进行硅化处理以基本上硅化整个多晶硅体（36），以在电介质（34）上形成栅极（62）。在替代方法中，在多晶硅本体（86）上提供覆盖层（90），在硅化过程之前，覆盖层（90）被去除。在两个实施例中，多晶硅体（36,86）在硅化工艺之前掺杂有选择的特性，在硅化过程期间，掺杂剂（39,89）被驱向电介质层（34,84）以形成具有与电介质（34,84）相邻的其高浓度的栅极部分（60,150），该物质的类型和浓度有助于确定所形成的栅极（62,122）的功函数。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式