专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明申请

WO9967766A2 BALANCED CRYPTOGRAPHIC COMPUTATIONAL METHOD AND APPARATUS FOR LEAK MINIMIZATION IN SMARTCARDS AND OTHER CRYPTOSYSTEMS 审中-公开
标题翻译：智能卡和其他CRYPTOSYSMS中的平均最小化平衡计算方法和装置
公开(公告)号：WO9967766A2
公开(公告)日：1999-12-29
申请号：PCT/US9912739
申请日：1999-06-03
申请人： CRYPTOGRAPHY RES INC , JAFFE JOSHUA M , KOCHER PAUL C , JUN BENJAMIN C
发明人： JAFFE JOSHUA M , KOCHER PAUL C , JUN BENJAMIN C
IPC分类号： H04L9/06 , G09C1/12
CPC分类号： H04L9/0618 , G06F21/602 , G06F21/755 , G06F2207/7219 , H04L9/003 , H04L63/1441 , H04L2209/122
摘要： Cryptographic devices that leak information about their secrets through externally monitorable characteristics (such as electromagnetic radiation and power consumption) may be vulnerable to attack, and previously-known methods that could address such leaking are inappropriate for smartcards and many other cryptographic applications. Methods and apparatuses are disclosed for performing computations in which the representation of data, the number of system state transitions at each computational step, and the Hamming weights of all operands are independent of computation inputs, intermediate values, or results. Exemplary embodiments implemented using conventional (leaky) hardware elements (such as electronic components, logic gates, etc.) as well as software executing on conventional (leaky) microprocessors are described. Smartcards and other tamper-resistant devices of the invention provide greatly improved resistance to cryptographic attacks involving external monitoring.
摘要翻译：通过外部可监控特性（如电磁辐射和功耗）泄露其秘密信息的密码设备可能容易受到攻击，而可能解决此类漏洞的先前已知的方法不适用于智能卡和许多其他密码应用。公开了用于执行计算的方法和装置，其中数据的表示，每个计算步骤的系统状态转换的数量以及所有操作数的汉明权重与计算输入，中间值或结果无关。描述了使用常规（泄漏）硬件元件（例如电子元件，逻辑门等）实现的示例性实施例以及在常规（泄漏）微处理器上执行的软件。本发明的智能卡和其他防篡改装置提供了大大提高的抵抗涉及外部监视的密码攻击的能力。

72. 发明申请

WO98054687A1 CIPHER PROCESSOR, IC CARD AND CIPHER PROCESSING METHOD 审中-公开
标题翻译： CIPHER处理器，IC卡和CIPHER处理方法
公开(公告)号：WO98054687A1
公开(公告)日：1998-12-03
申请号：PCT/JP1998/001898
申请日：1998-04-24
IPC分类号： G06K17/00 , G09C1/00 , H04L9/06 , H04L9/28 , G06K9/00
CPC分类号： H04L9/0625 , H04L2209/122
摘要： A cipher processor configured to repetitively process a function F that has a recurring structure of a function f, comprising registers (301-303) to retain data temporarily, selectors A-C (311-313) to select data to be output, and a function f calculation circuit (323) to perform data conversion. The output from the calculation circuit (323) is retained in the register C (303), and the selector C (313) selects whether or not the data conversion by the calculation circuit (323) should be repeated. When the processor is configured to process repeatedly the function F which has a recurring structure of the function f, the processor can be configured efficiently and the scale of the circuit and the power consumption can be reduced.
摘要翻译：一种密码处理器，被配置为重复处理具有函数f的重复结构的函数F，包括临时保留数据的寄存器（301-303），选择器AC（311-313）以选择要输出的数据，以及函数f 计算电路（323）进行数据转换。来自计算电路（323）的输出被保留在寄存器C（303）中，选择器C（313）选择是否应重复计算电路（323）的数据转换。当处理器被配置为重复处理具有函数f的重复结构的函数F时，可以有效地配置处理器，并且可以减小电路的规模和功耗。

73. 发明申请

WO2018088958A1 SYSTEM AND METHOD FOR PERFORMING CRYPTOGRAPHIC OPERATIONS 审中-公开
标题翻译：用于执行密码操作的系统和方法
公开(公告)号：WO2018088958A1
公开(公告)日：2018-05-17
申请号：PCT/SG2017/050358
申请日：2017-07-18
申请人： HUAWEI INTERNATIONAL PTE. LTD.
发明人： YUEN, Tsz Hon , ZHANG, Zhaoliang
IPC分类号： H04L9/30 , G09C1/00
CPC分类号： H04L9/302 , G06F5/00 , G09C1/00 , H04L2209/122
摘要： This document describes a system and method for performing cryptographic operations on a message using a computing device, whereby the numerical representation of the message is squared as part of the cryptographic operations.
摘要翻译：本文描述了一种用于使用计算设备对消息执行密码操作的系统和方法，其中消息的数字表示被平方为密码操作的一部分。

74. 发明申请

WO2017030622A3 LIGHTWEIGHT CRYPTOGRAPHIC ENGINE 审中-公开
标题翻译：轻型CRYPTOGRAPHIC发动机
公开(公告)号：WO2017030622A3
公开(公告)日：2017-04-13
申请号：PCT/US2016034754
申请日：2016-05-27
申请人： INTEL CORP
发明人： GHOSH SANTOSH , ZHAO LI , SASTRY MANOJ R
IPC分类号： H04L9/06
CPC分类号： G09C1/00 , H04L9/0631 , H04L2209/122
摘要： One embodiment provides an apparatus. The apparatus includes a lightweight cryptographic engine (LCE), the LCE is optimized and has an associated throughput greater than or equal to a target throughput.
摘要翻译：一个实施例提供了一种装置。该装置包括轻量级加密引擎（LCE），LCE被优化并且具有大于或等于目标吞吐量的相关联吞吐量。

75. 发明申请

WO2017052980A1 MULTIPLE INPUT CRYPTOGRAPHIC ENGINE 审中-公开
标题翻译：多输入CRYPTOGRAPHIC发动机
公开(公告)号：WO2017052980A1
公开(公告)日：2017-03-30
申请号：PCT/US2016/048747
申请日：2016-08-25
申请人： INTEL CORPORATION
发明人： CHRISTIANSEN, Ammon , JOHNSTON, David
IPC分类号： H04L9/06 , H04L9/08 , G06F21/70
CPC分类号： G09C1/00 , G06F21/602 , H04L9/0618 , H04L9/0631 , H04L2209/122 , H04L2209/125
摘要： This disclosure is directed to a multiple input cryptographic engine. In general, an cryptographic engine consistent with the present disclosure may improve on existing systems that generate encrypted data (e.g., ciphertext) from decrypted input data (e.g., plaintext), or that conversely generate decrypted data from encrypted data, in that a second input may be received into the cryptographic engine while a first input is still being processed, allowing multiple inputs to be processed concurrently. An example device may include an input interface to receive data into the device, an output interface to output data from the device and cryptographic circuitry. The cryptographic circuitry may be configured encrypt/decrypt data received via the input interface into encrypted/decrypted data while also converting a least a portion of a second input received via the input interface into second encrypted/decrypted data. The encrypted/decrypted data may then be output via the output interface.
摘要翻译：本公开针对多输入密码引擎。通常，与本公开一致的加密引擎可以改进从解密的输入数据（例如，明文）生成加密数据（例如，密文）的现有系统，或相反地从加密数据生成解密数据，其中第二输入可以在第一输入仍被处理时被接收到密码引擎中，从而允许同时处理多个输入。示例设备可以包括用于将数据接收到设备中的输入接口，用于从设备和密码电路输出数据的输出接口。加密电路可以被配置为将经由输入接口接收的数据加密/解密为加密/解密数据，同时还将经由输入接口接收的第二输入的至少一部分转换为第二加密/解密数据。然后可以经由输出接口输出加密/解密的数据。

76. 发明申请

WO2017030622A2 LIGHTWEIGHT CRYPTOGRAPHIC ENGINE 审中-公开
标题翻译：轻量级密码引擎
公开(公告)号：WO2017030622A2
公开(公告)日：2017-02-23
申请号：PCT/US2016/034754
申请日：2016-05-27
申请人： INTEL CORPORATION
发明人： GHOSH, Santosh , ZHAO, Li , SASTRY, Manoj R.
IPC分类号： H04L9/06
CPC分类号： G09C1/00 , H04L9/0631 , H04L2209/122
摘要： One embodiment provides an apparatus. The apparatus includes a lightweight cryptographic engine (LCE), the LCE is optimized and has an associated throughput greater than or equal to a target throughput.
摘要翻译：一个实施例提供了一种装置。该装置包括轻量密码引擎（LCE），LCE被优化并且具有大于或等于目标吞吐量的相关吞吐量。

77. 发明申请

WO2016096000A1 STREAM CIPHERING TECHNIQUE 审中-公开
标题翻译： STREAM CIPHERING技术
公开(公告)号：WO2016096000A1
公开(公告)日：2016-06-23
申请号：PCT/EP2014/078312
申请日：2014-12-17
申请人： TELEFONAKTIEBOLAGET LM ERICSSON (PUBL)
发明人： NÄSLUND, Mats , DUBROVA, Elena , HELL, Martin , SMEETS, Bernhad
IPC分类号： H04L9/06
CPC分类号： H04L9/0631 , H04L9/0668 , H04L9/0861 , H04L2209/12 , H04L2209/122 , H04L2209/125
摘要： A technique for generating a keystream (128) for ciphering or deciphering a data stream (122) is provided. As to a method aspect of the technique, a nonlinear feedback shift register, NLFSR (112), including n register stages implemented in a Galois configuration is operated. At least one register stage of the implemented n register stages is representable by at least one register stage of a linear feedback shift register, LFSR. A first subset of the implemented n register stages is representable by a second subset of a second NLFSR. A number of register stages receiving a nonlinear feedback in the second NLFSR is greater than one and less than a number of register stages receiving a nonlinear feedback in the implemented NLFSR. The keystream (128) is outputted from a nonlinear output function (118). An input of the nonlinear output function (118) is coupled to at least two of the implemented n register stages of the NLFSR (112).
摘要翻译：提供了一种用于生成用于加密或解密数据流（122）的密钥流（128）的技术。对于该技术的方法方面，操作包括在Galois配置中实现的n个寄存器级的非线性反馈移位寄存器NLFSR（112）。实现的n个寄存器级的至少一个寄存器级可由线性反馈移位寄存器LFSR的至少一个寄存器级表示。所实现的n个寄存器阶段的第一子集可由第二NLFSR的第二子集表示。在第二NLFSR中接收非线性反馈的多个寄存器级大于1并且小于在所实现的NLFSR中接收非线性反馈的寄存器级的数量。密钥流（128）从非线性输出功能（118）输出。非线性输出功能（118）的输入耦合到NLFSR（112）的所实现的n个寄存器级中的至少两个。

78. 发明申请

WO2015156020A1 情報処理装置、プログラム及び記憶媒体审中-公开
标题翻译：信息处理设备，程序和存储介质
公开(公告)号：WO2015156020A1
公开(公告)日：2015-10-15
申请号：PCT/JP2015/053076
申请日：2015-02-04
申请人：富士電機株式会社
发明人：高務　健二
IPC分类号： G09C1/00 , H04L9/32
CPC分类号： H04L9/0637 , G09C1/00 , H04L9/0631 , H04L9/0643 , H04L9/3236 , H04L9/3239 , H04L2209/122
摘要：【課題】効率のよいＧＨＡＳＨ関数の演算を行うことができる情報処理装置、プログラム及び記憶媒体を提供することを課題とする。【解決手段】ブロック暗号により暗号化を行う暗号化部を有し、電子機器に組み込み可能な情報処理装置であって、少なくとも所定の認証パラメータと、暗号化部により平文情報を暗号化した第１の暗号化情報とを含む認証対象メッセージを、１２８ビット毎に１以上のブロックに分割し、この分割された１以上のブロックを、１６個の要素からなる８ビットの配列を複数用いて、所定のアルゴリズムからなるＧＨＡＳＨ関数によりブロック毎に順次演算し、演算結果を暗号化部により暗号化した第２の暗号化情報を生成し、認証タグを生成することにより、上記課題を解決する。
摘要翻译： [问题]为了解决提供能够以高效率进行GHASH功能计算的信息处理装置，程序和存储介质的问题。 [解决方案]上述问题由具有用于通过块代码执行加密并且可以并入电子设备的加密单元的信息处理设备来解决。至少包括规定的认证参数和由加密单元进行的纯文本的加密的第一加密信息的验证对象消息被每128位划分为一个或多个块，并且使用由16个元素形成的8位的多个序列通过由规定的算法形成的GHASH函数对这些分割的一个或多个块的每个块执行顺序计算。生成由加密单元对计算结果进行加密的第二加密信息，生成认证标签。

79. 发明申请

WO2015144305A1 SPEICHEREFFIZIENTE SEITENKANALGESCHÜTZTE MASKIERUNG 审中-公开
标题翻译：内存使用效率，侧通道受保护的MASK
公开(公告)号：WO2015144305A1
公开(公告)日：2015-10-01
申请号：PCT/EP2015/000625
申请日：2015-03-23
申请人： GIESECKE & DEVRIENT GMBH
发明人： PULKUS, Jürgen
IPC分类号： G09C1/00 , H04L9/00 , H04L9/06
CPC分类号： G09C1/00 , H04L9/003 , H04L9/0631 , H04L2209/043 , H04L2209/122
摘要： Die Erfindung schafft ein Verfahren, in einem Prozessor, zum Durchführen einer kryptographischen Berechnung. Bei der Durchführung der Berechnung wird eine Basismaskierung angewandt, durch welche Zwischenwerte als maskierte Zwischenwerte in die Berechnung einfließen. Bei der Durchführung der Berechnung wird zusätzlich ein Falten und eine Sekundärmaskierung angewandt. Beim Falten wird der maskierte Zwischenwert unter Verwendung des unmaskierten Zwischenwerts und mindestens eines Zweit-Zwischenwerts berechnet. Bei der Sekundärmaskierung wird für jeden mittels der Basismaskierung maskierten Zwischenwert zufallsgesteuert die Berechnung entweder mit dem maskierten Zwischenwert oder mit dem Einerkomplement des maskierten Zwischenwerts durchgeführt.
摘要翻译：本发明提供了用于执行加密计算的处理器的方法。在进行碱掩模的计算是通过结合作为在计算掩蔽中间值，其中间值使用。在进行计算时，褶皱和二次掩蔽除了被施加。当折叠该屏蔽中间值使用未屏蔽的中间值和至少一个第二中间值来计算。在二次掩蔽计算与任一掩蔽的中间值或对每个由基站随机掩蔽中间值掩蔽的掩蔽中间值的补执行。

80. 发明申请

WO2014133703A1 METHOD AND APPARATUS FOR MANAGING TRANSMIT POWER FOR DEVICE-TO-DEVICE COMMUNICATION 审中-公开
标题翻译：用于管理用于设备到设备通信的发送功率的方法和装置
公开(公告)号：WO2014133703A1
公开(公告)日：2014-09-04
申请号：PCT/US2014/013484
申请日：2014-01-29
申请人： MOTOROLA MOBILITY LLC
发明人： JUNG, Hyejung, , NANGIA, Vijay,
IPC分类号： H04W52/28 , H04W52/38 , H04W52/14 , H04W52/34 , H04W52/36 , H04W52/16 , H04W52/32 , H04W92/18
CPC分类号： H04W52/281 , H04L9/0844 , H04L9/3271 , H04L63/04 , H04L63/061 , H04L63/08 , H04L63/166 , H04L2209/122 , H04L2209/80 , H04W52/146 , H04W52/16 , H04W52/325 , H04W52/34 , H04W52/346 , H04W52/367 , H04W52/383
摘要： A method and apparatus for managing transmit power for device-to-device communication is provided. According to an embodiment of the invention, a UE (UE1) uses (810) a component carrier of one cell to engage in D2D communication. In parallel with its D2D communication, the UE (UE1) uses (810) one or more other component carriers of one or more other cells to engage in cellular communication. The UE (UE1) configures (806) its D2D transmit power as well as its cellular transmit power so that its total transmit power does not exceed the UEs maximum power limit, and so that the transmit power on a component carrier of a cell does not exceed the maximum power limit for the cell that provides the component carrier.
摘要翻译：提供了一种用于管理设备到设备通信的发射功率的方法和装置。根据本发明的实施例，UE（UE1）使用（810）一个小区的分量载波进行D2D通信。与其D2D通信并行，UE（UE1）使用（810）一个或多个其他小区的一个或多个其他分量载波进行蜂窝通信。 UE（UE1）配置（806）其D2D发射功率及其蜂窝发射功率，使得其总发射功率不超过UE最大功率限制，并且使得小区的分量载波上的发射功率不超过提供组件载体的单元的最大功率限制。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式