专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019121780A1 SYSTEM AND METHOD FOR BOOLEAN MASKED ARITHMETIC ADDITION 审中-公开
公开(公告)号：WO2019121780A1
公开(公告)日：2019-06-27
申请号：PCT/EP2018/085646
申请日：2018-12-18
申请人： SECURE-IC SAS
发明人： GUILLEY, Sylvain , PORTEBOEUF, Thibault
IPC分类号： H04L9/00
CPC分类号： H04L9/003 , H04L2209/046 , H04L2209/122
摘要： There is provided a device of executing a cryptographic operation on bit vectors, the execution of the cryptographic operation comprising the execution of at least one arithmetic addition operation between a first operand and a second operand. Each operand comprises a set of components, each component corresponding to a given bit position of the operand. The device comprises a set of elementary adders (10), each elementary adder being associated with a given bit position of the operands and being configured to perform a bitwise addition between a component of the first operand at the given bit position and the corresponding component of the second operand at the given bit position using the carry generated by the computation performed by the elementary adder corresponding to the previous bit position. Each elementary adder has a sum output corresponding to the bitwise addition and a carry output, the result of the arithmetic addition operation being derived from the sum outputs provided by each elementary adder. The device is configured to apply a mask to each operand component input of at least some of the elementary adders using a masking logical operation, the mask being a random number.

2. 发明申请

WO2018111606A1 CRYPTOGRAPHIC MODE PROGRAMMABILITY 审中-公开
公开(公告)号：WO2018111606A1
公开(公告)日：2018-06-21
申请号：PCT/US2017/064603
申请日：2017-12-05
申请人： QUALCOMM INCORPORATED
发明人： CAMMAROTA, Rosario , MCGREGOR, Matthew
IPC分类号： G09C1/10 , H04L9/16 , G06F9/30 , G06F21/72
CPC分类号： H04L63/0428 , G06F21/602 , G06F21/72 , G09C1/10 , H04L9/14 , H04L9/16 , H04L2209/12 , H04L2209/122
摘要： A cryptographic device includes: a data input; a data output; a cipher circuit configured to perform a cipher algorithm on cipher-algorithm input data to produce cipher-algorithm output data; and a network coupled to the data input, the data output, and the cipher circuit, the network comprising a plurality of switches and a plurality of logical signal combiners that are configured to provide the cipher-algorithm input data to the cipher circuit and to provide device output data to the data output using the cipher-algorithm output data and that, in combination with the cipher circuit, are configured to implement a plurality of different cryptographic algorithms that each include the cipher algorithm that the cipher circuit is configured to perform.

3. 发明申请

WO2015028830A1 CRYPTOGRAPHIC APPARATUSES AND METHODS FOR ENCRYPTING AND DECRYPTING DATA USING AUTOMATA 审中-公开
标题翻译： CRYPTOGRAPHIC设备和使用AUTOMATA加密和分解数据的方法
公开(公告)号：WO2015028830A1
公开(公告)日：2015-03-05
申请号：PCT/HU2014/000076
申请日：2014-08-26
申请人： PANNON SZOFTVER KFT.
发明人： DÖMÖSI, Pál Béla , HORVÁTH, Géza , SALGÅNE MEDVECZKI, Marianna , SALGA, Péter
IPC分类号： H04L9/06
CPC分类号： H04L9/0618 , H04L9/06 , H04L2209/122
摘要： The invention is, firstly, a cryptographic apparatus for encrypting unencrypted data, comprising an input module for inputting the unencrypted data and an output module for outputting encrypted data, and a key automaton (44) adapted for converting the unencrypted data into the encrypted data, and the key automaton (44) is an composition of automata said composition of automata having a set of states and a set of input signals identical to each other and being implemented as a permutation automaton without output signals, said composition of automata comprises at least one factor automaton without output signals, each of the unencrypted data and the encrypted data has a character set identical to each other, and the set of states and the set of input signals, respectively, consist of blocks obtained from all possible combinations of said character set, wherein the blocks are of a predetermined block length. The invention is, furthermore, a cryptographic apparatus for decrypting encrypted data. The invention is, thirdly, a cryptographic method for encrypting unencrypted data. The invention is, fourthly, a cryptographic method for decrypting encrypted data.
摘要翻译：本发明首先是用于加密未加密数据的加密装置，包括用于输入未加密数据的输入模块和用于输出加密数据的输出模块，以及适用于将未加密数据转换成加密数据的密钥自动机（44）并且所述关键自动机（44）是自动机的组合，所述自动机的组合具有一组状态和一组彼此相同的输入信号，并且被实现为没有输出信号的置换自动机，所述自动机的组合包括至少一个因子自动机没有输出信号，每个未加密数据和加密数据具有彼此相同的字符集，并且状态集合和输入信号组分别由从所述字符集的所有可能组合获得的块组成，其中所述块具有预定的块长度。本发明还涉及一种用于解密加密数据的密码装置。本发明是第三种用于加密未加密数据的加密方法。本发明是第四，一种用于解密加密数据的密码方法。

4. 发明申请

WO2014095737A1 METHOD AND APPARATUS FOR MARKING MANUFACTURED ITEMS USING PHYSICAL CHARACTERISTIC 审中-公开
标题翻译：使用物理特性标记制造物品的方法和装置
公开(公告)号：WO2014095737A1
公开(公告)日：2014-06-26
申请号：PCT/EP2013/076725
申请日：2013-12-16
申请人： PHILIP MORRIS PRODUCTS S.A.
发明人： CHANEZ, Patrick , FRADET, Erwan
IPC分类号： G09C5/00 , H04L9/00
CPC分类号： G06Q30/0185 , G06Q2220/10 , G09C5/00 , H04L9/00 , H04L9/0861 , H04L2209/122
摘要： A method of marking a manufactured item is described, comprising: creating a unique product identifier for a manufactured item; creating one or more encryption keys; generating a secret key using the unique product identifier and the one or more encryption keys; generating a system noise value by performing a hash function on the secret key and the unique product identifier; generating a physical key from a measured physical property of the manufactured item; generating a physical noise value by performing a hash function on the physical key and the unique product identifier; generating a secure identifier derived from or incorporating the system noise value and the physical noise value; and placing a mark on the manufactured item, the mark comprising the secure identifier or an identifier derived from the secure identifier. Also described are methods of authenticating items marked in accordance with the described method.
摘要翻译：描述了一种标记制造物品的方法，包括：为制造的物品创建唯一的产品标识符; 创建一个或多个加密密钥; 使用所述唯一产品标识符和所述一个或多个加密密钥生成秘密密钥; 通过对秘密密钥和唯一产品标识符执行哈希函数来产生系统噪声值; 从所制造的物品的测量物理属性生成物理密钥; 通过对所述物理密钥和所述唯一商品标识符执行哈希函数来产生物理噪声值; 产生从系统噪声值和物理噪声值导出或并入其中的安全标识符; 并且在制造的物品上放置标记，该标记包括安全标识符或从安全标识符导出的标识符。还描述了根据所描述的方法对标记的物品进行认证的方法。

5. 发明申请

WO2013128507A1 暗号処理回路审中-公开
标题翻译：图形处理电路
公开(公告)号：WO2013128507A1
公开(公告)日：2013-09-06
申请号：PCT/JP2012/006314
申请日：2012-10-02
申请人：日本電気株式会社 , 森岡澄夫
发明人：森岡　澄夫
IPC分类号： G09C1/00
CPC分类号： G09C1/00 , H04L9/0643 , H04L2209/122
摘要：　暗号処理回路（１００）は、語長がＮビット（Ｎ≧１）、ブロック長がＫ語（Ｋ≧１）の共通鍵暗号処理を行うものであり、ラウンド毎の置換処理と拡散処理を並行して実行するローテータを備える。該ローテータは、シフトユニット（１１０）と、シフトユニット（１１０）が出力した語に対して置換処理を行う置換回路（１５０）を有する。シフトユニット（１１０）は、Ｋ個のＮビットの語レジスタ（１１４）が直列に接続されてなるシフトレジスタと、第１のセレクタ（１１２）を有する。第１のセレクタ（１１２）は、外部入力と、シフトレジスタの出力と、置換回路（１５０）の出力のうちのいずれか１つを選択してシフトレジスタに入力する。
摘要翻译：密码处理电路（100）对N字（N> = 1）的字长和K字（K> = 1）的块长进行共享密钥密码处理，并设置有用于执行替代处理和扩散的转子每轮进行并行处理。旋转器具有用于对由换档单元（110）输出的单词进行替换处理的移位单元（110）和替代电路（150）。移位单元（110）具有通过将N个N位字寄存器（114）串联连接而形成的移位寄存器和第一选择器（112）。第一选择器（112）在外部输入，移位寄存器输出和替代电路（150）输出之间选择一个选项，并将选择输入到移位寄存器。

6. 发明申请

WO2009155570A3 HARDWARE ACCELERATION FOR WWAN TECHNOLOGIES 审中-公开
标题翻译： WWAN技术的硬件加速
公开(公告)号：WO2009155570A3
公开(公告)日：2010-07-08
申请号：PCT/US2009048048
申请日：2009-06-19
申请人： QUALCOMM INC , KLINGENBRUNN THOMAS , BABBAR UPPINDER S , KUMAR VANITHA A , NAGPAL VIKAS , NARAYAN SRIRAM , JIM SAMSON , MAHESHWARI SHAILESH , LIOY MARCELLO V , KOHLENZ MATHIAS , MIR IDREAS , KHAN IRFAN A , CHHABRA GURVINDER S , TRAN JEAN-MARIE QD
发明人： KLINGENBRUNN THOMAS , BABBAR UPPINDER S , KUMAR VANITHA A , NAGPAL VIKAS , NARAYAN SRIRAM , JIM SAMSON , MAHESHWARI SHAILESH , LIOY MARCELLO V , KOHLENZ MATHIAS , MIR IDREAS , KHAN IRFAN A , CHHABRA GURVINDER S , TRAN JEAN-MARIE QD
IPC分类号： H04L1/18 , H04L9/18 , H04L12/56 , H04W12/02 , H04W36/02
CPC分类号： H04W12/02 , H04L9/065 , H04L47/10 , H04L49/90 , H04L63/0457 , H04L2209/122 , H04L2209/26 , H04L2209/80 , H04W80/02
摘要： Systems and methods for wireless communications are provided. These include data deciphering components, interrupt processing components, adaptive aggregations methods, optimized data path processing, buffer pool processing, application processing where data is formatted in a suitable format for a destination process, and Keystream bank processing among other hardware acceleration features. Such systems and methods are provided to simplify logic designs and mitigate processing steps during wireless network data processing.
摘要翻译：提供了无线通信的系统和方法。这些包括数据解密组件，中断处理组件，自适应聚合方法，优化的数据路径处理，缓冲池处理，数据以目的地处理的合适格式格式化的应用处理，以及其他硬件加速特征之间的密钥库处理。提供这样的系统和方法以简化逻辑设计并减轻无线网络数据处理期间的处理步骤。

7. 发明申请

WO2009093601A1 データ変換装置、およびデータ変換方法、並びにコンピュータ・プログラム审中-公开
标题翻译：数据转换器，数据转换方法和计算机程序
公开(公告)号：WO2009093601A1
公开(公告)日：2009-07-30
申请号：PCT/JP2009/050855
申请日：2009-01-21
申请人：ソニー株式会社 , 岩田哲 , 白井太三 , 渋谷香士 , 盛合志帆 , 秋下徹
发明人：岩田哲 , 白井太三 , 渋谷香士 , 盛合志帆 , 秋下徹
IPC分类号： G09C1/00
CPC分类号： H04L9/28 , G09C1/00 , H04L9/0625 , H04L9/0631 , H04L2209/122
摘要：　効率的なデータ拡散を実現するデータ変換アルゴリズムを実現する。例えば１バイト単位のデータブロックを配列した長方形配列データを２分割して設定した分割データに対する様々な処理を実行してデータ変換を行う構成において、分割データの一方に対する線形変換処理と、２つの分割データ相互の排他的論理和演算処理と、分割データの一方のデータに対するシフト処理と、２つの分割データのスワップ処理を実行することで、演算コストを低減した効率的なデータ攪拌を実現した。さらに、分割データに対する非線形変換や鍵適用演算を含めることでセキュリティレベルの高い暗号処理が実現される。
摘要翻译：实现了实现高效数据扩散的数据转换算法。例如，在通过将逐字节数据块被排列成两组的矩形排列数据分割成分割数据的各种处理的结构被执行以转换数据，其中有效的数据流失通过对两组分割数据之一进行线性转换处理，将两组分割数据之间的异或运算处理，两组分割数据之一的移位处理以及交换处理两组分割数据。此外，通过对划分的数据包括非线性转换或密钥应用操作来实现具有高安全级别的密码处理。

8. 发明申请

WO2008026625A1 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム审中-公开
标题翻译：加密设备，加密方法和计算机程序
公开(公告)号：WO2008026625A1
公开(公告)日：2008-03-06
申请号：PCT/JP2007/066733
申请日：2007-08-29
申请人：ソニー株式会社 , 白井太三 , 渋谷香士 , 秋下徹 , 盛合志帆
发明人：白井太三 , 渋谷香士 , 秋下徹 , 盛合志帆
IPC分类号： G09C1/00 , H04L9/06
CPC分类号： H04L9/002 , H04L9/0625 , H04L9/0631 , H04L2209/122 , H04L2209/125 , H04L2209/24
摘要：鍵解析の困難性を高め、安全性、実装効率を高めた共通鍵ブロック暗号処理構成を実現する。共通鍵ブロック暗号処理を実行する暗号処理装置の鍵スケジュール部において、暗号処理部で利用するラウンド関数を含む暗号化関数に秘密鍵を入力して中間鍵を生成し、中間鍵および秘密鍵等に基づく全単射変換を行った結果や、全単射変換データの排他的論理和演算結果をラウンド鍵に適用する。本構成により、安全性の保証された暗号化関数を利用して生成した中間鍵に基づくラウンド鍵の生成が実現され、鍵の解析困難性を高めることが可能となり、鍵スケジュール部の構成を簡略化することが可能となり実装効率を高めることが可能となる。
摘要翻译：可以实现能够增加密钥分析的难度并提高安全性和安装效率的公共密钥块加密配置。执行公共密钥块加密处理的加密装置的密钥调度单元在包含要在加密单元中使用的循环函数的加密函数中输入密钥，以生成中间密钥，并且基于中间密钥和秘密密钥以及完整的双射转换数据到轮密钥的异或运算的结果。利用这种配置，可以基于通过使用具有有保证的安全性的加密功能生成的中间密钥来生成轮密钥，增加密钥分析难度，简化密钥调度单元的配置，并提高安装效率。

9. 发明申请

WO2004105306A1 METHOD AND APPARATUS FOR A LOW MEMORY HARDWARE IMPLEMENTATION OF THE KEY EXPANSION FUNCTION 审中-公开
标题翻译：用于关键扩展功能的低内存硬件实现的方法和装置
公开(公告)号：WO2004105306A1
公开(公告)日：2004-12-02
申请号：PCT/IB2004/001690
申请日：2004-05-19
申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V. , SEXTON, Bonnie, C.
发明人： SEXTON, Bonnie, C.
IPC分类号： H04L9/06
CPC分类号： H04L9/0631 , H04L2209/122 , H04L2209/125
摘要： An apparatus, method and computer program for reducing memory space required during the key expansion function in algorithms such as AES. A block round unit (212) for encrypting/decrypting the predetermined number of byte units into ciphered text/plain text. A key expansion module (215) performs key expansion on both normal (encryption) and inverse (decryption) functions to obtain expanded key values. The number of memory spaces in the memory (202) required for storage of the expanded key values is no greater than half the number of expanded key values and typically requires 7 memory spaces for 14 keys without an increase in access time relative to a case when the number of key values and memory spaces are equal. The key expansion is perform in synchronization with Round Key processing so that for each key expansion a Round Key is being processed in parallel with a respective key expansion function.
摘要翻译：一种用于在诸如AES的算法中减少密钥扩展功能期间所需的存储空间的装置，方法和计算机程序。一个用于将预定数量的字节单元加密/解密成加密文本/纯文本的块循环单元（212）。密钥扩展模块（215）在正常（加密）和反向（解密）功能两者上执行密钥扩展以获得扩展的密钥值。存储扩展密钥值所需的存储器（202）中的存储器空间的数量不大于扩展密钥值的数量的一半，并且对于14个密钥通常需要7个存储器空间，而不增加访问时间，相对于当键值和存储空间的数量相等。密钥扩展与Round Key处理同步进行，因此对于每个密钥扩展，Round Key正在与各自的密钥扩展功能并行处理。

10. 发明申请

WO2004068783A1 VORRICHTUNG UND VERFAHREN ZUM BERECHNEN VON VERSCHLÜSSELTEN DATEN AUS UNVERSCHLÜSSELTEN DATEN ODER VON UNVERSCHÜSSELTEN DATEN AUS VERSCHLÜSSELTEN DATEN 审中-公开
标题翻译：设备和方法计算加密数据从编码数据的数据或来自UNVERSCHÜSSELTEN加密数据
公开(公告)号：WO2004068783A1
公开(公告)日：2004-08-12
申请号：PCT/EP2004/000813
申请日：2004-01-29
申请人： INFINEON TECHNOLOGIES AG , AIGNER, Manfred , BOCK, Holger
发明人： AIGNER, Manfred , BOCK, Holger
IPC分类号： H04L9/06
CPC分类号： H04L9/0625 , H04L9/003 , H04L2209/122
摘要： Bei einer Vorrichtung zum Berechnen von verschlüsselten Daten aus Klartextdaten oder von Klartextdaten aus verschlüsselten Daten, bei der ein kryptographischer Algorithmus implementiert ist, der eine Anfangsstufe (10), eine Zwischenstufe (11) bzw. eine Endstufe (12) und eine der Endstufe vorgeschaltete Zwischenstufe aufweist, ist die Prozessoreinrichtung (13) zum Durchführen des kryptographischen Algorithmus derart ausgebildet, dass sie entweder die Anfangsstufe (10) oder die Endstufe (12) oder sowohl die Anfangsstufe (10) als auch die Endstufe (12) in einer gegenüber einer kryptographischen Attacke gesicherten Weise durchführt, während die Zwischenstufe in einer gegenüber einer kryptographischen Attacke ungesicherten Weise durchgeführt wird. Damit wird bei glei chen Sicherheitsniveau gegenüber kryptographischen Attacken, wie z. B. der DPA-Attacke, eine Energieeinsparung und gegebenenfalls auch eine Zeiteinsparung und Chipflächeneinsparung gegenüber einer vollständig abgesicherten Berechnung des kryptographischen Algorithmus erreicht.
摘要翻译：在用于从明文数据或从加密的数据，在该加密算法被实现明文数据来计算加密数据的装置，所述初始阶段（10），中间阶段（11）和输出级（12）和上游中间输出级的一个其中，所述处理器装置（13），用于执行加密算法被设计成使得无论初始阶段（10）或所述输出级（12）或两者的初始阶段（10），并以相对于所述输出级（12）的加密攻击执行安全的方式，而中间步骤是在相对于密码攻击不安全的方式进行。这威尔·切中对这种密码攻击的安全级别灵活。例如，DPA攻击，节能和可选还实现了时间和芯片面积节省了密码算法的安全完全计算的节省。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式