专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明申请

WO2013049762A2 MULTI-CORE MICROPROCESSOR RELIABILITY OPTIMIZATION 审中-公开
标题翻译：多核微处理器可靠性优化
公开(公告)号：WO2013049762A2
公开(公告)日：2013-04-04
申请号：PCT/US2012058177
申请日：2012-09-30
申请人： QUALCOMM INC , LIU JONATHAN H
发明人： LIU JONATHAN H
IPC分类号： G06F15/80
CPC分类号： G06F1/3212 , G06F1/3206 , G06F1/324 , G06F1/3287 , G06F1/329 , G06F1/3296 , G06F9/5094 , Y02D10/126 , Y02D10/171 , Y02D10/172 , Y02D10/174 , Y02D10/22 , Y02D10/24
摘要： Systems and methods for improving effective aging of a multi-core processor. Aging characteristics of the two or more cores of the multi-core processor are determined. Priority determination logic is configured to assign priorities for powering on the cores based on the aging characteristics. Optionally, an operating environment is detected and assigning priorities to the cores is based on a relative power consumption of each of the cores and the operating environment, in order to improve battery life.
摘要翻译：用于改进多核处理器的有效老化的系统和方法。确定多核处理器的两个或更多核心的老化特性。优先级确定逻辑被配置为基于老化特性来分配用于供电核心的优先级。可选地，检测操作环境并且向核心分配优先级基于每个核心的相对功耗和操作环境，以便延长电池寿命。

62. 发明申请

WO2013046475A1 APPARATUS AND METHOD OF A CONCURRENT DATA TRANSFER OF MULTIPLE REGIONS OF INTEREST (ROI) IN AN SIMD PROCESSOR SYSTEM 审中-公开
标题翻译： SIMD处理器系统中多个利益区域（ROI）的并行数据传输的装置和方法
公开(公告)号：WO2013046475A1
公开(公告)日：2013-04-04
申请号：PCT/JP2011/072715
申请日：2011-09-27
申请人： Renesas Electronics Corporation , LIESKE, Hanno
发明人： LIESKE, Hanno
IPC分类号： G06F15/80 , G06F9/345 , G06T1/20
CPC分类号： G06F15/8015 , G06F9/345 , G06F9/383 , G06F9/3887 , G06F15/167 , G06F2211/002 , G06T1/60
摘要： This present invention provides a fast data transfer for a concurrent transfer of multiple ROI areas between an internal memory array and a single memory where each PE can specify the parameter set for the area to be transferred independently from the other PE. For example, for a read transfer, the requests are generated in a way that first the first element of each ROI area is requested from the single memory for each PE before the following elements of each ROI area are requested. After the first element from each ROI area has been received from the single memory in a control processor and has been transferred from the control processor over a bus system to the internal memory array, all elements are in parallel stored to the internal memory array. Then, the second element of each ROI area is requested from the single memory for each PE. The transfer finishes after all elements of each ROI area are transferred to their assigned PEs.
摘要翻译：本发明提供了用于在内部存储器阵列和单个存储器之间并行传送多个ROI区域的快速数据传输，其中每个PE可以独立于另一个PE指定要传送的区域的参数集。例如，对于读取传送，请求以这样一种方式生成：在请求每个ROI区域的以下元素之前，首先从每个PE的单个存储器请求每个ROI区域的第一个元素。在来自每个ROI区域的第一个元件已经从控制处理器中的单个存储器接收到并且已经通过总线系统从控制处理器传送到内部存储器阵列之后，所有元件被并行地存储到内部存储器阵列中。然后，从每个PE的单个存储器请求每个ROI区域的第二个元素。转移完成后，每个ROI区域的所有元素都被转移到其分配的PE。

63. 发明申请

WO2013038307A1 FINE-GRAINED INSTRUCTION ENABLEMENT AT SUB-FUNCTION GRANULARITY 审中-公开
标题翻译：精细粒度的指导性功能在子功能的格局
公开(公告)号：WO2013038307A1
公开(公告)日：2013-03-21
申请号：PCT/IB2012/054609
申请日：2012-09-06
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , IBM UNITED KINGDOM LIMITED , IBM JAPAN LIMITED , GSCHWIND, Michael, Karl , OLSSON, Brett , SALAPURA, Valentina
发明人： GSCHWIND, Michael, Karl , OLSSON, Brett , SALAPURA, Valentina
IPC分类号： G06F9/34 , G06F9/30 , G06F15/80
CPC分类号： G06F9/3013 , G06F9/30025 , G06F9/30036 , G06F9/30098 , G06F9/30105 , G06F9/30112 , G06F9/3012 , G06F9/3016 , G06F9/30189
摘要： Fine-grained enablement at sub-function granularity. An instruction encapsulates different sub-functions of a function, in which the sub-functions use different sets of registers of a composite register file, and therefore, different sets of functional units. At least one operand of the instruction specifies which set of registers, and therefore, which set of functional units, is to be used in performing the sub-function. The instruction can perform various functions (e.g., move, load, etc.) and a sub-function of the function specifies the type of function (e.g., move-floating point; move-vector; etc.).
摘要翻译：子功能粒度的细粒度启用。指令封装了功能的不同子功能，其中子功能使用复合寄存器文件的不同组寄存器，因此使用不同的功能单元集。该指令的至少一个操作数指定哪一组寄存器，因此哪一组功能单元将用于执行子功能。该指令可以执行各种功能（例如，移动，加载等），并且功能的子功能指定功能的类型（例如，移动浮点;移动向量等）。

64. 发明申请

WO2013028414A2 PERFORMING AN ATOMIC OPERATION WITHOUT QUIESCING AN INTERCONNECT STRUCTURE 审中-公开
标题翻译：执行原子操作，不需要互连结构
公开(公告)号：WO2013028414A2
公开(公告)日：2013-02-28
申请号：PCT/US2012/050828
申请日：2012-08-15
申请人： INTEL CORPORATION , CHEE, Pik Shen
发明人： CHEE, Pik Shen
IPC分类号： G06F15/163 , G06F15/80 , G06F13/14
CPC分类号： G06F9/526
摘要： In one embodiment, the present invention includes a method for receiving a lock message for an address in a processor from a quiesce master of a system. This lock message indicates that a requester agent of the system is to enter a locking phase with respect to the address. Responsive to receipt of this message, logic of the processor can write an entry in a tracking buffer of the processor for the address and thereafter allow a transaction to be sent from the processor via an interconnect if an address of the transaction does not match any address stored in the tracking buffer. Other embodiments are described and claimed.
摘要翻译：在一个实施例中，本发明包括一种用于从系统的静默主机接收处理器中的地址的锁定消息的方法。该锁定消息指示系统的请求者代理要相对于地址进入锁定阶段。响应于该消息的接收，处理器的逻辑可以在该地址的处理器的跟踪缓冲器中写入条目，之后允许通过互连从处理器发送事务，如果事务的地址不匹配任何地址存储在跟踪缓冲区中。描述和要求保护其他实施例。

65. 发明申请

WO2012087643A2 THERMALLY DOWNWARD SCALABLE SYSTEM 审中-公开
标题翻译：热门下拉式系统
公开(公告)号：WO2012087643A2
公开(公告)日：2012-06-28
申请号：PCT/US2011/064477
申请日：2011-12-12
申请人： INTEL CORPORATION , SUR, Biswajit , DISTEFANO, Eric , HERMERDING II, James G. , MATTER, Eugene P. , WALLACE, John P. , THERIEN, Guy M.
发明人： SUR, Biswajit , DISTEFANO, Eric , HERMERDING II, James G. , MATTER, Eugene P. , WALLACE, John P. , THERIEN, Guy M.
IPC分类号： G06F1/26 , G06F1/32 , G06F15/80
CPC分类号： G06F1/206 , G06F1/26 , G06F1/3206 , G06F1/324 , G06F1/3296 , Y02D10/126 , Y02D10/16 , Y02D10/172 , Y02D50/20
摘要： An apparatus may comprise a power management system. Other embodiments are described and claimed.
摘要翻译：设备可以包括电源管理系统。描述和要求保护其他实施例。

66. 发明申请

WO2012087583A2 MECHANISM FOR CONFLICT DETECTION USING SIMD 审中-公开
标题翻译：使用SIMD进行冲突检测的机制
公开(公告)号：WO2012087583A2
公开(公告)日：2012-06-28
申请号：PCT/US2011/063836
申请日：2011-12-07
申请人： INTEL CORPORATION , SMELYANSKIY, Mikhail , CHEN, Yen-Kuang , KIM, Daehyun , HUGHES, Christopher J. , LEE, Victor W.
发明人： SMELYANSKIY, Mikhail , CHEN, Yen-Kuang , KIM, Daehyun , HUGHES, Christopher J. , LEE, Victor W.
IPC分类号： G06F13/16 , G06F15/80
CPC分类号： G06F9/3887 , G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/345
摘要： A system and method are configured to detect conflicts when converting scalar processes to parallel processes ("SIMDifying"). Conflicts may be detected for an unordered single index, an ordered single index and/or ordered pairs of indices. Conflicts may be further detected for read-after-write dependencies. Conflict detection is configured to identify operations (i.e., iterations) in a sequence of iterations that may not be done in parallel.
摘要翻译：系统和方法被配置为在将标量进程转换为并行进程（“SIMD化”）时检测冲突。可以针对无序单个索引，有序单个索引和/或有序索引对检测到冲突。写入后读取依赖关系可能会进一步检测到冲突。冲突检测被配置为识别可能不能并行完成的迭代序列中的操作（即迭代）。

67. 发明申请

WO2012074354A1 SYSTEM ARCHITECTURE WITH CLUSTER FILE FOR VIRTUALIZATION HOSTING ENVIRONMENT 审中-公开
标题翻译：具有用于虚拟化主机环境的集群文件的系统架构
公开(公告)号：WO2012074354A1
公开(公告)日：2012-06-07
申请号：PCT/MY2011/000092
申请日：2011-06-14
申请人： MIMOS BERHAD , LUKE, Jing Yuan
发明人： LUKE, Jing Yuan
IPC分类号： G06F15/80 , G06F15/76
CPC分类号： G06F9/5061
摘要： A system architecture with cluster file for virtualization hosting environment comprising: a Virtualization Hosting Environment (Grid 4.1/laaS 1.x) (20) communicating with shared Cluster File System Environment (16), a High Bandwidth connecting the Metadata Server (17), cluster of I/O nodes (14), Virtualization Hosts (19) and Virtualization Host with I/O Nodes (12), a Metadata Server (17) communicating with an I/O Node (14) component, a cluster of I/O Nodes (14) communicating with a Client Component and the Metadata Server (17), a Virtualization Host communicating with the I/O Nodes (12), at least two private networks connecting Metadata Servers (17) to the system and connecting cluster of I/O Nodes (14) and an Inter Private Network connecting the private networks.
摘要翻译：一种具有用于虚拟化托管环境的集群文件的系统架构，包括：与共享的集群文件系统环境（16）通信的虚拟化主机环境（Grid 4.1 / IaaS 1.x）（20），连接元数据服务器（17）的高带宽， I / O节点集群（14），虚拟化主机（19）和具有I / O节点的虚拟化主机（12），与I / O节点（14）组件通信的元数据服务器（17） O节点（14）与客户端组件和元数据服务器（17）进行通信，虚拟主机与I / O节点（12）通信，至少两个将元数据服务器（17）连接到系统的专用网络和连接到 I / O节点（14）和连接专用网络的专用网络。

68. 发明申请

WO2012014014A3 Multi-Core Processor and Method of Power Management of a Multi-Core Processor 审中-公开
公开(公告)号：WO2012014014A3
公开(公告)日：2012-02-02
申请号：PCT/IB2010/053409
申请日：2010-07-27
申请人： FREESCALE SEMICONDUCTOR, INC. , PRIEL, Michael , ROZEN, Anton , SHOSHANY, Yossi
发明人： PRIEL, Michael , ROZEN, Anton , SHOSHANY, Yossi
IPC分类号： G06F1/32 , G06F15/80
摘要： Freescale Confidential Proprietary Multi-Core Processor and Method of Power Management of a Multi-Core Processor Abstract A multi-core processor (2) includes a plurality of power gating elements (10, 12) for controlling power applied to each core (4, 6). Each power gating element (10, 12) is coupled to a respective power gating controllers (22, 24) for controlling the respective power gating element (10, 2) to selectively provide full power to the respective core (4, 6) only during an active period of the respective core. A common power gating controller (26) is coupled to the individual power gating controllers (22, 24) for controlling the individual power gating controllers (22, 24) to balance the active periods of the plurality of cores so as to substantially reduce or minimise overlapping active periods so as to reduce the total power provided to all the cores.

69. 发明申请

WO2011089696A1 情報処理装置审中-公开
标题翻译：信息处理设备
公开(公告)号：WO2011089696A1
公开(公告)日：2011-07-28
申请号：PCT/JP2010/050641
申请日：2010-01-20
申请人：トヨタ自動車株式会社 , 加藤和哉
发明人：加藤　和哉
IPC分类号： G06F15/80
CPC分类号： G06F1/10
摘要：　複数の命令実行手段と、該複数の命令実行手段によりアクセスされるメモリと、を備える情報処理装置であって、前記複数の命令実行手段は、基準クロックを基準として他の命令実行手段と位相差をもって動作し、前記複数の命令実行手段と前記メモリとを接続するバスに供給されるバスクロックの周波数は、前記基準クロックの周波数のｎ倍である（ｎ≧２）ことを特徴とする、情報処理装置。
摘要翻译：公开了一种信息处理装置，包括多个指令执行装置; 以及由多个指令执行装置访问的存储器。多个指令执行装置以与其他指令执行装置的相位差作为参考时钟周期作参考; 并且将连接多个指令执行装置的总线提供给存储器的总线时钟周期频率是参考时钟周期频率的多个n，其中n大于或等于2。

70. 发明申请

WO2010067522A1 演算ユニット、プロセッサ及び並列演算方法审中-公开
标题翻译：计算单元，处理器和并行计算方法
公开(公告)号：WO2010067522A1
公开(公告)日：2010-06-17
申请号：PCT/JP2009/006303
申请日：2009-11-24
申请人：日本電気株式会社 , 小林悠記
发明人：小林悠記
IPC分类号： G06F9/38 , G06F15/80
CPC分类号： G06F9/30025 , G06F9/30036 , G06F9/34
摘要：　所定の順番に並んだ複数の入力データの中から演算に使用される入力データの組及びそれらの入力順を自由に選択することができ、かつ、入力データの組ごとに演算方法を自由に指定可能な演算ユニット及びこれを用いたプロセッサ、並びに並列演算方法を提供する。所定順序で入力されるＫ個の入力データに対してＬ個の演算器を用いて並列に演算処理を行う演算ユニットであり、演算器はＭ個の入力データに対して演算を行うように構成されており、複数の入力データのうち、演算対象情報により演算器ごとに指定された任意の位置にある入力データを演算対象として、演算器ごとに演算対象情報により指定された順番で選択するデータ選択器４４と、演算器を含み、データ選択器４４により選択されたデータに対して、演算方法情報により指定されたＬ個の演算を、各演算器において並列に実行する並列演算器４２とを有する（Ｋ、Ｌ、Ｍは１以上の整数）。
摘要翻译：公开了一种计算单元，其能够从规定序列中对齐的多个输入数据中自由选择用于计算的输入数据的集合和输入序列，并且能够自由地指定计算方法对于每个输入数据集; 进一步公开了使用该计算单元的处理器和并行计算方法。该计算单元使用L个计算装置对以规定顺序输入的K个输入数据进行并行计算处理。计算装置被配置为执行关于M个输入数据的计算。计算单元包括：数据选择装置，从多个输入数据作为计算对象，根据计算对象信息指定的序列，选择用于每个计算装置的计算对象信息指定的任意位置的输入数据，每个计算设备; 以及并行计算装置（42），其包含计算装置，并且对于由数据选择装置（44）选择的数据，由与各运算装置并行地进行由运算方法信息指定的L运算（K，L， M为大于或等于1的整数）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式