专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明申请

WO2016124367A1 VERFAHREN UND VORRICHTUNG ZUR ÜBERPRÜFUNG EINER OPTOELEKTRONISCHEN KOMPONENTE 审中-公开
标题翻译：方法和设备用于测试的电子元件OPTO
公开(公告)号：WO2016124367A1
公开(公告)日：2016-08-11
申请号：PCT/EP2016/050691
申请日：2016-01-14
申请人： OSRAM OPTO SEMICONDUCTORS GMBH
发明人： SCHULZ, Robert , VOGL, Anton , ZEISEL, Roland
IPC分类号： G01R31/26 , G01R31/28
CPC分类号： G01R31/2635 , G01R31/2831
摘要： Es wird ein Verfahren zur Überprüfungmindestens einer auf einem Anschlussträger (100) angeordneten optoelektronischen Komponente (10) beschrieben. Das Verfahren umfasst Anregen eines elektromagnetischen Schwingkreises (38, 39), welcher durch die optoelektronische Komponente(10) und den Anschlussträger (100) gebildet ist, so dass die optoelektronische Komponente(10) zur Emission elektromagnetischer Strahlung (70) angeregt wird. Das Anregen des elektromagnetischen Schwingkreises (38, 39) umfasst Induzieren einer elektrischen Wechselspannung in dem elektromagnetischen Schwingkreis (38, 39) durch Erzeugen eines zeitlich veränderlichen elektromagnetischen Wechselfeldes (40) durch eine Flachspule (52) oder eine Doppelspule (42, 44).
摘要翻译：中描述了一种方法，用于检查在载体（100）的至少一个连接设置光电部件（10）。该方法包括由所述光电部件（10）和连接架（100）形成被形成为使得用于发射电磁辐射（70）的光电元件（10）被激励激动人心的电磁谐振电路（38，39）。通过由扁平线圈（52）或双线圈（42，44）产生一随时间变化的交变电磁场（40）诱导的电磁振荡电路（38，39）的电动交流电压的电磁振荡电路（38，39）的激励。

32. 发明申请

WO2013145694A1 撮像素子形成ウエハ、固体撮像素子の製造方法および撮像素子チップ审中-公开
标题翻译：用于形成成像元件的方法，制造固体成像元件的方法和成像元件芯片
公开(公告)号：WO2013145694A1
公开(公告)日：2013-10-03
申请号：PCT/JP2013/002010
申请日：2013-03-25
申请人：富士フイルム株式会社
发明人：一木　孝彦
IPC分类号： H01L27/14 , H01L27/146
CPC分类号： H01L27/307 , G01R31/2831 , G01R31/2884 , H01L27/14603 , H01L51/0031 , H01L51/441 , H01L51/448
摘要：【課題】撮像素子の製造工程中において、光電変換膜の良否を検査可能とする。【解決手段】半導体ウエハ(110)上に形成された、多数の光電変換画素からなる撮像領域(112)を含む複数の撮像素子部(101a)と、テストパターン(10)とを備え、テストパターン(10)は、光電変換画素の有機光電変換膜(130)および対向電極(131)とそれぞれ同時に形成された同一構成のテスト用有機光電変換膜(130a)およびテスト用対向電極(131a)、テスト用有機光電変換膜(130a)の下面側に電気的に接続された第１のテスト用端子(127a)、およびテスト用対向電極(131a)に電気的に接続された第２のテスト用端子(127b)を含むものとする。撮像領域(112)およびテストパターン(10)を覆うように半導体ウエハ(110)上の全域に亘って保護膜(132)を形成した後に、テスト用端子(127a,127b)の一部を露出するように部分的に除去する。
摘要翻译： [问题]能够在制造摄像元件的步骤中检查光电转换膜的质量。 [解决方案]本发明提供有测试图案（10）和多个成像元件部件（101a），其包括包括大量光电转换像素的成像区域（112），成像元件部件（101a）和测试图案（10）形成在半导体晶片（110）上。测试图案（10）包括：测试有机光电转换膜（130a）和与有机光电转换膜（130）和对电极（131）同时形成的测试对置电极（131a）分别为光电转换像素; 电连接到测试有机光电转换膜（130a）的下表面侧的第一测试端子（127a）和电连接到测试对电极（131a）的第二测试端子（127b）。在整个半导体晶片（110）上形成保护膜（132）以覆盖成像区域（112）和测试图案（10），然后被部分地去除，使得部分测试端子（127a，127b ）暴露。

33. 发明申请

WO2013122089A1 ウェーハ保持具审中-公开
标题翻译： WAFER HOLDER
公开(公告)号：WO2013122089A1
公开(公告)日：2013-08-22
申请号：PCT/JP2013/053369
申请日：2013-02-13
申请人：株式会社テクノホロン , 田中知行 , 池田穂高 , 横田満
发明人：田中　知行 , 池田　穂高 , 横田　満
IPC分类号： H01L21/683
CPC分类号： H01L21/68785 , G01R31/2831 , H01L21/67346
摘要：　薄く加工されたウェーハを容易に特性試験の実施装置の載荷ステージ面に平坦に装着でき、ウェーハ保持具からウェーハを取り外す際にウェーハが破損されることがなく、高温における特性試験が可能であるウェーハ保持具を提供する。　リング状に周辺部を残し中空部が設けられた保持フレーム（１０）の中空部をふさぐように金属シート（１２）がこの保持フレーム（１０）に、金属シートと保持フレームの熱膨張の差を吸収する滑り自由度を有して取り付けられる。この金属シートには、複数の細かな孔が開けられた穿孔領域（１４）が形成されている。この穿孔領域の一部または全部を覆うようにウェーハ（３０）を配置させることが可能とされていて、金属シート上に配置されたウェーハをこの金属シートに対して動かないように固定する耐熱性素材で形成されたウェーハ固定機構（２０）を備えている。
摘要翻译：提供了一种晶片保持器，其允许薄切片晶片平坦且容易地安装在特性测试仪的平台台的表面上，这允许晶片从晶片保持器移除而不破坏晶片，并且可以使用在高温特性试验中。金属片（12）安装在环形保持框架（10）上，该环形保持框架（10）在其中心具有孔，以便覆盖孔，使得提供滑动自由度以吸收金属板和夹持框架。金属片具有形成有多个细孔的穿孔区域（14）。可以将晶片（30）定位成覆盖穿孔区域的一部分或全部。提供由耐热材料制成的晶片固定机构（20），并且将放置在金属片上的晶片固定成不会相对于金属片移动。

34. 发明申请

WO2012100361A3 METHOD FOR MANUFACTURING A SENSOR CHIP COMPRISING A DEVICE FOR TESTING IT 审中-公开
标题翻译：用于制造包含用于测试其的设备的传感器芯片的方法
公开(公告)号：WO2012100361A3
公开(公告)日：2012-11-15
申请号：PCT/CH2012000020
申请日：2012-01-26
申请人： SENSIRION AG , GRAF MARKUS , STREIFF MATTHIAS , HUNZIKER WERNER , SCHANZ CHRISTOPH
发明人： GRAF MARKUS , STREIFF MATTHIAS , HUNZIKER WERNER , SCHANZ CHRISTOPH
IPC分类号： B81C1/00 , G01N33/00
CPC分类号： G01R31/2831 , B81C1/00333 , G01N33/0027 , G09G1/00 , H01L21/00 , H01L24/94 , H01L2221/00 , H01L2224/13
摘要： In a method for manufacturing a sensor chip a spacer (3) is arranged at the front side (11) of a substrate (1) at which front side (11) a sensing element (2) is arranged, too. Holes (14) are etched for building vias (15) extending through the substrate (1) between the front side (11) of the substrate (1) and its back side (12). After etching, the holes (14) are filled with conductive material to complete the vias (15). The spacer (3) provides protection to the sensing element (2) and the sensing chip throughout the manufacturing process.
摘要翻译：在传感器芯片的制造方法中，在基板（1）的前侧（11）配置有隔离件（3），在基板（1）的前侧（11）设有感应元件（2）。蚀刻孔（14），用于在衬底（1）的前侧（11）和其背侧（12）之间延伸穿过衬底（1）的建筑通孔（15）。在蚀刻之后，用导电材料填充孔（14）以完成通路（15）。间隔件（3）在整个制造过程中提供对传感元件（2）和传感芯片的保护。

35. 发明申请

WO2008103994A3 WAFER FABRICATION MONITORING SYSTEMS AND METHODS, INCLUDING EDGE BEAD REMOVAL PROCESSING 审中-公开
标题翻译： WAFER制造监控系统和方法，包括边缘除珠加工
公开(公告)号：WO2008103994A3
公开(公告)日：2009-12-30
申请号：PCT/US2008054913
申请日：2008-02-25
申请人： RUDOLPH TECHNOLOGIES INC , CARLSON ALAN , PAI AJAY , LE TUAN D , PHILIP ANTONY RAVI
发明人： CARLSON ALAN , PAI AJAY , LE TUAN D , PHILIP ANTONY RAVI
IPC分类号： H01L21/461 , H01L21/66
CPC分类号： G06T7/0006 , G01N21/9501 , G01N21/9503 , G01N2021/8841 , G01R31/2831 , G01R31/303 , G06T2207/30148 , H01L21/67253
摘要： Systems and method for monitoring semiconductor wafer fabrication processing, for example based upon EBR line inspection, including capturing at least one image of a wafer at an intermediate stage of fabrication. The captured image(s) are compressed to generate a composite representation of at least an edge zone of the wafer. An edge bead removal area is identified in the representation, and at least one feature attribute is extracted from the identified area. The extracted feature attribute is automatically assessed, and information relating to a status of the fabrication processing in generated based upon the assessment. For example, recommended modifications to the fabrication processing, either upstream or downstream of the current stage of fabrication (or both) can be generated and implemented.
摘要翻译：用于监测半导体晶片制造处理的系统和方法，例如基于EBR线检查，包括在制造的中间阶段捕获晶片的至少一个图像。捕获的图像被压缩以产生晶片的至少边缘区域的复合表示。在表示中识别边缘珠去除区域，并且从识别的区域提取至少一个特征属性。提取的特征属性被自动评估，以及与根据评估产生的制造处理的状态有关的信息。例如，可以生成和实现对制造处理的推荐修改，即当前制造阶段（或两者）的上游或下游。

36. 发明申请

WO2009118850A1 プローブウエハ、プローブ装置、および、試験システム审中-公开
标题翻译：探测器，探头设备和测试系统
公开(公告)号：WO2009118850A1
公开(公告)日：2009-10-01
申请号：PCT/JP2008/055790
申请日：2008-03-26
申请人：株式会社アドバンテスト , 甲元芳雄 , 梅村芳春
发明人：甲元芳雄 , 梅村芳春
IPC分类号： H01L21/66 , G01R1/073 , G01R31/26
CPC分类号： G01R1/07378 , G01R31/2831
摘要：　複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブウエハであって、ウエハ接続面、および、ウエハ接続面の裏面に形成される装置接続面を有するピッチ変換用ウエハ基板と、ピッチ変換用ウエハ基板のウエハ接続面に形成され、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、ウエハ基板の装置接続面に、複数のウエハ側接続端子と一対一に対応して、ウエハ側接続端子とは異なる間隔で形成され、外部の装置と電気的に接続する複数の装置側接続端子と、対応するウエハ側接続端子および装置側接続端子を電気的に接続する複数の伝送路とを備えるプローブウエハを提供する。
摘要翻译：提供了与其上形成有多个半导体芯片的半导体晶片电连接的探针晶片。探针晶片包括用于间距转换的晶片衬底，其具有晶片连接表面和形成在晶片连接表面的后表面上的器件连接表面，多个晶片侧连接端子形成在晶片衬底的晶片连接表面上对于每个半导体芯片至少一个地提供并且各自与相应的半导体芯片的输入/输出端子电连接的间距转换，形成在器件连接表面上的多个器件侧连接端子的晶片侧连接端子之间的间隔与晶片侧连接端子对应的晶片侧连接端子间隔开，并与外部装置电连接的多个传输路径，相应的晶片侧连接端子和器件侧连接终奌站。

37. 发明申请

WO2009077986A1 EMBEDDED STRUCTURE FOR PASSIVATION INTEGRITY TESTING 审中-公开
标题翻译：嵌入式结构进行钝化测试
公开(公告)号：WO2009077986A1
公开(公告)日：2009-06-25
申请号：PCT/IB2008/055356
申请日：2008-12-17
申请人： NXP B.V. , ROUSSEVILLE, Lucie, A. , SEBASTIEN, Jacqueline , GAMAND, Patrice , YON, Dominque
发明人： ROUSSEVILLE, Lucie, A. , SEBASTIEN, Jacqueline , GAMAND, Patrice , YON, Dominque
IPC分类号： G01R31/28 , H01L21/66
CPC分类号： H01L22/12 , G01R31/2831
摘要： The present invention relates to a method and system for testing integrity of a passivation layer (108) covering a semiconductor device. A structured layer of electrically conducting material (104) is deposited onto at least a portion of a top surface of a substrate (102) of the semiconductor device. The structured layer (104) comprises a plurality of bands (104.1, 104.2) connected to at least two contacts (106.1, 106.2) and disposed on the at least a portion of the top surface such that one of consecutive bands (104.1, 104.2) and consecutive portions of the bands (104.1, 104.2) are connected to different contacts (106.1, 106.2). A passivation layer (108) is deposited onto the at least a portion of the top surface of the substrate (102) and the structured layer (104) such that material of the passivation layer(108) is disposed between the bands of conducting material (104.1, 104.2) and on top of the structured layer (104). Electrically conducting material is then deposited onto the passivation layer (108) and a resistance is measured between the at least two contacts (106.1, 106.2). An indication with respect to integrity of the passivation layer (108) is determined in dependence upon the measured resistance.
摘要翻译：本发明涉及一种用于测试覆盖半导体器件的钝化层（108）的完整性的方法和系统。在半导体器件的衬底（102）的顶表面的至少一部分上沉积结构化的导电材料层（104）。结构化层（104）包括连接到至少两个触点（106.1,106.2）并设置在顶表面的至少一部分上的多个带（104.1,104.2），使得连续带（104.1,104.2）中的一个并且带（104.1,104.2）的连续部分连接到不同的触点（106.1,106.2）。钝化层（108）沉积在衬底（102）和结构化层（104）的顶表面的至少一部分上，使得钝化层（108）的材料设置在导电材料带（ 104.1,104.2）并且在结构化层（104）的顶部。然后将导电材料沉积到钝化层（108）上，并且在至少两个触点（106.1,106.2）之间测量电阻。关于钝化层（108）的完整性的指示根据所测量的电阻来确定。

38. 发明申请

WO2007123647A3 DESKTOP WAFER ANALYSIS STATION 审中-公开
标题翻译：桌面波分析站
公开(公告)号：WO2007123647A3
公开(公告)日：2008-09-25
申请号：PCT/US2007007866
申请日：2007-03-28
申请人： JOHNSON MORGAN T
发明人： JOHNSON MORGAN T
IPC分类号： G01R31/02 , G01R31/26 , G01R31/28
CPC分类号： G01R31/2831 , G01R31/2851
摘要： A small-footprint wafer analysis, or test station (300), suitable for personal or desktop use, includes a chuck (301) mounted upon a base, an x-y motion mechanism (303) slidably attached to the base, a contact array carrier (304) slidably attached to the x-y motion mechanism (303), and an optical alignment mechanism (305) attached to the contact array carrier (304).
摘要翻译：适用于个人或桌面使用的小尺寸晶片分析或测试台（300）包括安装在基座上的卡盘（301），可滑动地附接到基座的xy运动机构（303），接触阵列载体 304）可滑动地附接到xy运动机构（303），以及附接到接触阵列载体（304）的光学对准机构（305）。

39. 发明申请

WO2008052940A3 TEST STRUCTURE FOR DETECTION OF DEFECT DEVICES WITH LOWERED RESISTANCE 审中-公开
标题翻译：用于检测低电阻缺陷器件的测试结构
公开(公告)号：WO2008052940A3
公开(公告)日：2008-07-03
申请号：PCT/EP2007061537
申请日：2007-10-26
申请人： KONINKL PHILIPS ELECTRONICS NV , ST MICROELECTRONICS CROLLES 2 , DE VRIES DIRK KENNETH , GONELLA ROBERTO MAURIZIO
发明人： DE VRIES DIRK KENNETH , GONELLA ROBERTO MAURIZIO
IPC分类号： H01L23/544
CPC分类号： G01R31/2884 , G01R31/2831 , H01L22/34 , H01L2924/3011
摘要： The present invention relates to a test structure that comprises at least two devices under test DUT, which respectively have a first electrical device resistance in a non- defect state and a second electrical device resistance in defect state, the first being higher than the second electrical device resistance. In the test structure the DUTs are connected in parallel to a first test contact pad via a first conducting line and connected in parallel to a second test contact pad via a second conducting line, and respectively connected to the first conducting line via respective first test resistors, which have known respective electrical test resistances, such that a total electrical resistance between the first an second test contact pads is indicative of the number of DUTs, which have the second electrical device resistance. The test structure allows testing a larger number of DUTs in parallel in a single measurement.
摘要翻译：本发明涉及一种测试结构，其包括至少两个被测器件DUT，其分别具有处于非缺陷状态的第一电器件电阻和处于缺陷状态的第二电器件电阻，所述第一电器件电阻高于第二电器器件电阻。在测试结构中，DUT经由第一导线与第一测试接触焊盘并联连接并且经由第二导线与第二测试接触焊盘并联连接，并且经由第一测试电阻器分别连接到第一导线，其具有各自的电测试电阻，使得第一和第二测试接触垫之间的总电阻指示具有第二电装置电阻的DUT的数量。测试结构允许在单次测量中并行测试大量DUT。

40. 发明申请

WO2007123647A2 DESKTOP WAFER ANALYSIS STATION 审中-公开
标题翻译：桌面波分析站
公开(公告)号：WO2007123647A2
公开(公告)日：2007-11-01
申请号：PCT/US2007/007866
申请日：2007-03-28
申请人： JOHNSON, Morgan, T.
发明人： JOHNSON, Morgan, T.
IPC分类号： G01R31/02
CPC分类号： G01R31/2831 , G01R31/2851
摘要： A small-footprint wafer analysis, or test, station, suitable for personal or desktop use, includes a chuck mounted upon a base, an x-y motion mechanism slidably attached to the base, a contact array carrier slidably attached to the x-y motion mechanism, and an optical alignment mechanism attached to the contact array carrier.
摘要翻译：适用于个人或桌面使用的小尺寸晶片分析或测试台包括安装在基座上的卡盘，可滑动地附接到基座的xy运动机构，可滑动地附接到xy运动机构的触点阵列载体，以及附接到接触阵列载体的光学对准机构。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式