会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 35. 发明申请
    • VERTIKALER LEISTUNGSTRANSISTOR MIT VERBESSERTER LEITFÄHIGKEIT UND HOHEM SPERRVERHALTEN
    • WO2018206164A1
    • 2018-11-15
    • PCT/EP2018/053281
    • 2018-02-09
    • ROBERT BOSCH GMBH
    • MARTINEZ-LIMIA, AlbertoBARTOLF, HolgerGOERLACH, AlfredFEILER, WolfgangSCHWAIGER, Stephan
    • H01L29/78H01L29/06
    • Vertikaler Leistungstransistor (100, 200) mit mindestens einer Epitaxieschicht (103, 203), die ein erstes Halbleitermaterial umfasst, das mit ersten Ladungsträgern dotiert ist, und einer Mehrzahl von Gräben (107, 207), wobei sich die Gräben (107, 207) ausgehend von einer Oberfläche der Epitaxieschicht (103, 203) ins Innere der Epitaxieschicht (103, 203) erstrecken, dadurch gekennzeichnet, dass jeder Graben (107, 207) einen ersten Bereich (108, 208) aufweist, der sich vom Grabenboden bis zu einer ersten Höhe erstreckt, wobei der erste Bereich (108, 208) mindestens teilweise mit einem zweiten Halbleitermaterial verfüllt ist, das mit zweiten Ladungsträgern dotiert ist (109, 209) und der erste Bereich (108, 208) elektrisch mit einem Sourcegebiet (105, 205) verbunden ist, wobei die ersten Ladungsträger und die zweiten Ladungsträger verschieden sind, und zwischen einer Grabenoberfläche des ersten Bereichs (108, 208) und der Epitaxieschicht (103, 203) eine erste Schicht (115, 215) angeordnet ist, die ein drittes Halbleitermaterial umfasst, das mit den zweiten Ladungsträgern dotiert ist, wobei die Grabenoberfläche des ersten Bereichs (108, 208) den Grabenboden des jeweiligen Grabens (107, 207) und Seitenwände des ersten Bereichs (108, 208) des jeweiligen Grabens (107, 207) umfasst, und auf jedem ersten Bereich (108, 208) ein zweiter Bereich (116, 216) angeordnet ist, der eine zweite Höhe aufweist, wobei der zweite Bereich (116, 216) mindestens teilweise mit dem zweiten Halbleitermaterial verfüllt ist.
    • 36. 发明申请
    • HOCHSPANNUNGS-TRENCH-JUNCTION-BARRIER-SCHOTTKYDIODE MIT P-SCHICHTEN UNTER DEM SCHOTTKY-KONTAKT
    • 肖特基P层肖特基接触在高电压沟槽结势垒
    • WO2014195131A1
    • 2014-12-11
    • PCT/EP2014/060400
    • 2014-05-21
    • ROBERT BOSCH GMBH
    • QU, NingGOERLACH, Alfred
    • H01L29/872H01L29/06
    • H01L29/872H01L29/0619
    • Die Erfindung betrifft eine Schottkydiode, aufweisend ein n + -Substrat (10), eine n-Epischicht (20), die eine Dicke ( D_epi ) aufweist, mindestens zwei in die n-Epischicht (20) eingebrachte Gräben (70), die jeweils eine Breite ( Wt )und eine Tiefe ( Dt ) aufweisen, Mesa-Bereiche (80) zwischen benachbarten Gräben (70), wobei die Mesa-Bereiche jeweils eine Breite ( Wm ) aufweisen, eine einen ohmschen Kontakt bildende und als Kathodenelektrode dienende erste Metallschicht (60) an der Rückseite (R) der Schottkydiode sowie eine einen ohmschen Kontakt zu den Gräben (70) und einen Schottky- Kontakt zu der n-Epischicht (20) bildende und als Anodenelektrode dienende zweite Metallschicht (50) an der Vorderseite (V) der Schottkydiode, wobei p-Schichten (90) mit einer Dicke ( D _p )und einer Dotierkonzentration ( N _p )direkt unter dem Schottky-Kontakt angeordnet sind, die zusammen mit der zweiten Metallschicht (50) und der n-dotierten Epischicht (20) ein Schottky-Kontaktsystem bilden.
    • 本发明涉及一种肖特基二极管,包括具有引入至少两个在n外延层(20)的沟槽(70)的厚度(D_epi)的n +型衬底(10),一个n外延层(20),每一个都具有 宽度(w)和深度(DT),其台面区(80)相邻沟槽之间(70),所述台面区每个具有的宽度的欧姆接触形成和作为阴极电极的第一金属层(WM)( 60)(在后侧R)的肖特基二极管和欧姆接触,以在沟槽(70)和一个肖特基接触形成并作为在所述前侧的阳极电极的第二金属层(50)(V n型外延层(20)的) 肖特基二极管,其特征在于,具有厚度和掺杂浓度(N _p)p-层(90)(_p D)是下肖特基接触直接设置的,其与所述第二金属层(50)和n型掺杂的外延层一起(20 )形成肖特基接触系统。
    • 37. 发明申请
    • GLEICHRICHTERDIODE
    • 整流二极管
    • WO2014146870A1
    • 2014-09-25
    • PCT/EP2014/053596
    • 2014-02-25
    • ROBERT BOSCH GMBH
    • GOERLACH, Alfred
    • H01L29/861H01L29/06
    • H01L29/7827H01L29/0626H01L29/0696H01L29/4236H01L29/42368H01L29/4916H01L29/7813H01L29/861H01L29/872H01L29/8725
    • Die Erfindung betrifft eine Pseudo-Schottky-Diode, die einen n-Kanal-Trench- MOS-Feldeffekttransistor aufweist, welcher eine Kathode (K), eine Anode (A) und zwischen der Kathode und der Anode ein hoch n + -dotiertes Siliziumsubstrat (1), eine n-dotierte Epischicht (2), sich in die n-dotierte Epischicht (2) erstreckende Gräben (3), zwischen den Gräben (3) vorgesehene, p-dotierte Bodygebiete (6) sowie an der Oberfläche der Bodygebiete (6) vorgesehene hoch n + -dotierte Bereiche (8) und hoch p + -dotierte Bereiche (7) aufweist, wobei das Gate, die Bodygebiete und das Sourcegebiet monolithisch und elektrisch miteinander verbunden sind und bei welchem das Draingebiet als Kathode dient, wobei an den Seitenrändern der Gräben (3) dielektrische Schichten (4) vorgesehen sind, die Gräben (3) mit einer p-dotierten Polysiliziumschicht (5) gefüllt sind, die Böden einiger oder aller Gräben (3) von einer mit der p-dotierten Polysiliziumschicht (5) kontaktierten weiteren p-dotierten Schicht (12) gebildet sind, wobei die weiteren p-dotierten Schichten (12) die Durchbruchsspannung der Pseudo-Schottky-Diode bestimmen.
    • 本发明涉及一种具有具有阴极(K),阳极(A)的n沟道沟槽MOS场效应晶体管的伪肖特基二极管和所述阴极和阳极,高n +掺杂的硅衬底之间(1 ),n掺杂外延层(2),位于(在n型外延层2)伸展的沟槽(3),(在沟槽之间设置3),p掺杂体区(6)和所述主体区的表面上(6 )提供高度n +掺杂区(8)和高度的p +掺杂区(7),其特征在于,所述栅极,所述体区和所述源区被单片以及电连接到彼此,并且其中所述漏极区域用作阴极,其中,在所述侧边缘 沟槽(3)的电介质(4)的层被提供,其沟槽与p掺杂的多晶硅层(5)被填充时,一些或底部所有沟槽的(3)一个与所述p型多晶硅层(5)接触,(3) 进一步p掺杂层(12) 形成,所述另外的p掺杂层(12)确定所述伪肖特基二极管的击穿电压。
    • 38. 发明申请
    • SUPER-JUNCTION-SCHOTTKY-PIN-DIODE
    • SUPER-结肖特基PIN二极管
    • WO2013017413A1
    • 2013-02-07
    • PCT/EP2012/064146
    • 2012-07-19
    • ROBERT BOSCH GMBHQU, NingGOERLACH, Alfred
    • QU, NingGOERLACH, Alfred
    • H01L29/06H01L29/872H01L21/329
    • H01L29/0634H01L29/0649H01L29/66143H01L29/868H01L29/872
    • Die Erfindung betrifft einen Halbleiterchip, der ein n + -dotiertes Substrat, über dem sich eine n-dotierte Epischicht mit in die Epischicht eingebrachten, mit p-dotiertem Halbleitermaterial gefüllten Gräben, die an ihrer Oberseite jeweils einen hoch p-dotierten Bereich aufweisen, derart befindet, dass eine alternierende Anordnung von n-dotierten Bereichen mit einer ersten Breite und p-dotierten Bereichen mit einer zweiten Breite vorliegt. Des Weiteren enthält der Chip eine an seiner Vorderseite vorgesehene erste Metallschicht, die einen Schottky-Kontakt mit der n-dotierten Epischicht und einen ohmschen Kontakt mit den hoch p-dotierten Bereichen bildet und als Anodenelektrode dient. An der Rückseite des Halbleiterchips ist eine zweite Metallschicht vorgesehen, die einen ohmschen Kontakt darstellt und als Kathodenelektrode dient. Zwischen einem n-dotierten Bereich und einem benachbarten p-dotierten Bereich ist jeweils eine dielektrische Schicht vorgesehen.
    • 本发明涉及一种半导体芯片,其是n +掺杂的衬底,在其上已经被引入到外延层的n型掺杂的外延层,填充有p型掺杂的半导体材料的沟槽,每一个都具有在其顶部的高p型掺杂的区域,位于以这样的方式 那的n型掺杂的区域的交替排列存在具有第一宽度和p掺杂区具有第二宽度。 还包括提供形成具有n型掺杂的外延层形成肖特基接触,并且与所述高度p掺杂区形成欧姆接触的前侧的第一金属层上的芯片上,作为阳极电极。 在半导体芯片的背面,第二金属层被提供,其是一种欧姆接触和用作阴极电极。 n型掺杂的区域和相邻p掺杂区之间,介电层在每种情况下提供的。
    • 40. 发明申请
    • SCHUTZELEMENT FÜR ELEKTRONISCHE SCHALTUNGEN
    • 保护元件电子电路
    • WO2011057841A1
    • 2011-05-19
    • PCT/EP2010/063849
    • 2010-09-21
    • ROBERT BOSCH GMBHQU, NingGOERLACH, Alfred
    • QU, NingGOERLACH, Alfred
    • H01L27/02
    • H01L27/0248H01L29/866H01L29/872H01L29/8725
    • Es wird ein Schutzelement mit einer integrierten Halbleiteranordnung und ein Herstellungsverfahren für ein solches Schutzelement beschrieben, mit wenigstens einer Schottkydiode (S) und wenigstens einer Z- oder Zenerdiode (Z), die zwischen eines Stromversorgung und einer Elektronik liegen, beschrieben, wobei die Anode der Schottkydiode (S) mit der Stromversorgung und die Kathode der Schottkydiode (S) mit der Elektronik und der Kathode der Zenerdiode verbunden ist und deren Anode mit Masse in Verbindung steht. Die Schottkydiode (S) ist eine Trench-MOS-Barrier-Junction Diode oder Trench-MOS-Barrier-Schottky Diode (TMBS)-Diode oder eine Trench-Junction-Barrier-Schottky-Diode (TJBS)-Diode und umfasst eine integrierte Halbleiteranordnung, die wenigstens eine Trench-MOS-Barrier-Schottky-Diode und ein p-dotiertes Substrat aufweist, das als Anode der Z- oder Zenerdiode (Z) dient.
    • 有一个保护性元件,其包括集成半导体器件和描述了用于这样的保护元件的制造方法,具有至少一个肖特基二极管(S)和至少一个Z或齐纳二极管(Z),其位于电源和所述的电子设备,的阳极之间 肖特基二极管(S)与电源和肖特基二极管(S)与所述电子器件的阴极和所述齐纳二极管的阴极和其阳极被连接到地。 肖特基二极管(S)是一种Trench MOS势垒结二极管或沟槽MOS势垒肖特基二极管(TMBS)二极管或沟槽结势垒肖特基二极管(TJBS)二极管和包括集成的半导体装置 具有至少一个沟槽MOS势垒肖特基二极管和p掺杂的衬底,其用作齐纳二极管Z或(Z)的阳极。