专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明申请

WO2006046711A1 再構成可能な論理回路を有するデータ処理装置审中-公开
标题翻译：具有可重新配置逻辑电路的数据处理设备
公开(公告)号：WO2006046711A1
公开(公告)日：2006-05-04
申请号：PCT/JP2005/019924
申请日：2005-10-28
申请人：アイピーフレックス株式会社 , 本田広樹
发明人：本田広樹
IPC分类号： H03K19/173 , G06F17/50
CPC分类号： G06F17/5054 , G06F11/261 , G06F15/7867 , G06F17/5022 , G06F17/5027
摘要：　サイクル毎に再構成可能な論理回路（１０）と、ハードウェア制御情報（２０）を格納したライブラリ（２）とを有するデータ処理装置（１）を提供する。ハードウェア制御情報（２０）は、アプリケーションを実行するためのサイクル毎の機能をそれぞれ実現するための複数のサイクルベース回路を個々に論理回路（１０）にマッピングするための複数のサイクルベースマッピング情報（２１）と、アプリケーションの実行状態により、それらのサイクルベースマッピング情報の少なくともいずれかを選択するための構成選択情報（２２）とを備えている。データ処理装置（１）は、構成選択情報（２２）に基づくサイクル毎の要請により、複数のサイクルベースマッピング情報（２１）の少なくともいずれかにより論理回路（１０）の少なくとも一部を再構成する制御ユニット（１１）を有する。
摘要翻译：数据处理装置（1）包括可以每个周期重新配置的逻辑电路（10）和存储有硬件控制信息（20）的库（2）。该硬件控制信息（20）包括用于映射多个周期基本电路以实现每个周期的功能的多个循环基准映射信息（21），以在逻辑电路（10）中单独执行应用，并且配置选择信息（22），用于根据应用的执行状态来选择这些片段映射信息中的至少一个。所述数据处理装置（1）包括控制单元（11），用于当根据所述配置选择信息（22）根据所述配置选择信息（22）请求每个周期时重配置所述逻辑电路（10）的至少一部分，多个循环基准映射信息（21）。

12. 发明申请

WO2005001723A1 並列処理システムの生成方法审中-公开
标题翻译：创造并行处理系统的方法
公开(公告)号：WO2005001723A1
公开(公告)日：2005-01-06
申请号：PCT/JP2004/009000
申请日：2004-06-25
申请人：アイピーフレックス株式会社 , 志村大
发明人：志村大
IPC分类号： G06F17/50
CPC分类号： G06F17/5045
摘要：　本発明の定義ファイルは、独立に行われる複数の並列処理をそれぞれ規定した複数の並列記述を有し、複数の並列記述は、他の並列処理の出力データが入力されるデータ入力を少なくとも含む複数のデータ入力を備えた第１の並列処理を示す第１の並列記述を含んでおり、それら複数のデータ入力には並列処理システムに入力されてからのレイテンシーが同一のデータが入力されることを示す。したがって、複数種類の要素の情報を記録したハードウェアライブラリに基づき、並列処理を実行するための複数種類の要素の少なくともいずれかを備えた回路構成を含むハードウェア構成情報を生成する第１の工程と、第１の並列処理を実行するための回路構成の複数のデータ入力に、並列処理システムに入力されてからのレイテンシーが同一のデータが入力されるように、ハードウェア構成情報に遅延要素を加える第２の工程とを有する生成方法によりハードウェア構成情報を生成できる。
摘要翻译：定义文件包括多个并行描述，每个并行描述定义独立执行的多个并行处理。多个并行描述包括指示第一并行处理的第一并行处理，该第一并行处理具有至少包含数据输入的多个数据输入，输入另一个并行进程的输出数据。将从输入到并行处理系统的等待时间相等的数据输入到多个数据输入。因此，可以通过以下创建方法创建硬件配置信息：包括：第一步骤，用于创建硬件配置信息，该硬件配置信息包括具有多个类型元素中的至少一个的电路配置，用于根据包含有关于多种类型的元素; 以及第二步骤，用于将延迟元件添加到硬件配置信息，使得具有从输入到并行处理系统的等待时间相等的数据被输入到用于执行第一并行处理的电路配置的多个数据输入。

13. 发明申请

WO2003023602A1 データ処理システムおよびその制御方法审中-公开
标题翻译：数据处理系统及其控制方法
公开(公告)号：WO2003023602A1
公开(公告)日：2003-03-20
申请号：PCT/JP2002/009108
申请日：2002-09-06
申请人：アイピーフレックス株式会社 , 志村大 , 池田顕士 , 佐藤友美
发明人：志村大 , 池田顕士 , 佐藤友美
IPC分类号： G06F7/00
CPC分类号： G06F15/7867 , G06F15/80
摘要： A data processing system including a plurality of processing units and first, second, and third data transfer means. The first data transfer means connects the plurality of processing units in a network form so as to perform a first data reception/transmission and connects two or more processing units among the plurality of processing units so as to constitute at least one reconfigurable data flow. The second data transfer means supplies control information for loading preset data as second data to the plurality of processing units in parallel. The third data transfer means supplies the preset data to each of the plurality of processing units. This preset data directly or indirectly modifies another processing unit connected via the first data transfer means and/or modifies the processing content of the processing unit, thereby setting a data flow of a different function.
摘要翻译：一种数据处理系统，包括多个处理单元和第一，第二和第三数据传送装置。第一数据传送装置以网络形式连接多个处理单元，以便执行第一数据接收/发送，并且连接多个处理单元中的两个或更多个处理单元，以便构成至少一个可重新配置的数据流。第二数据传送装置将用于将预置数据作为第二数据加载到多个处理单元的控制信息并行提供。第三数据传送装置将预设数据提供给多个处理单元中的每一个。该预置数据直接或间接地修改经由第一数据传送装置连接的另一个处理单元和/或修改处理单元的处理内容，从而设置不同功能的数据流。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式