专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2003012878A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2003012878A1
公开(公告)日：2003-02-13
申请号：PCT/JP2002/007371
申请日：2002-07-22
申请人：株式会社日立製作所 , 株式会社日立超エル・エス・アイ・システムズ , 田中利広 , 梅本由紀子 , 平木充 , 品川裕 , 藤戸正道 , 鈴川一文 , 谷川博之 , 山木貴志 , 神垣良昭 , 南眞一 , 片山弘造 , 松崎望
发明人：田中利広 , 梅本由紀子 , 平木充 , 品川裕 , 藤戸正道 , 鈴川一文 , 谷川博之 , 山木貴志 , 神垣良昭 , 南眞一 , 片山弘造 , 松崎望
IPC分类号： H01L29/788
CPC分类号： G11C16/26 , G11C5/025 , G11C8/08 , G11C16/04 , G11C16/0425 , G11C16/0433 , G11C16/08 , G11C16/24 , G11C16/30 , H01L21/28 , H01L21/28273 , H01L27/105 , H01L27/115 , H01L27/11521 , H01L27/11526 , H01L27/11546 , H01L29/42328 , H01L29/42332 , H01L29/4234 , H01L29/66825 , H01L29/7885 , H01L29/792
摘要： A semiconductor device has nonvolatile memory cells (1), each of which comprising a MOS type first transistor section (3) used for information storage and a MOS type second transistor section (4) selecting a first transistor section. The second transistor section has a bit line electrode (16) connected to a bit line and a control gate electrode (18) connected to a control gate control line. The first transistor section has a source line electrode (10) connected to a source line, memory gate electrode (14) connected to a memory gate control line, and charge accumulating region (11) disposed just under the memory gate electrode. The gate dielectric strength of the second transistor section is lower than that of the first transistor section. When the thickness of the gate insulation film of the second transistor section is (tc) and that of the first transistor section is (tm), the relation of (tc)
摘要翻译：半导体器件具有非易失性存储单元（1），每个非易失性存储单元包括用于信息存储的MOS型第一晶体管部分（3）和选择第一晶体管部分的MOS型第二晶体管部分（4）。第二晶体管部分具有连接到位线的位线电极（16）和连接到控制栅极控制线的控制栅电极（18）。第一晶体管部分具有连接到源极线的源极线电极（10），连接到存储器栅极控制线的存储栅极电极（14），以及设置在存储栅极电极正下方的电荷累积区域（11）。第二晶体管部分的栅介质强度低于第一晶体管部分的栅介质强度。当第二晶体管部分的栅极绝缘膜的厚度为（tc）且第一晶体管部分的厚度为（tm）时，（tc）<（tm）的关系成立。

2. 发明申请

WO2003021603A1 半導体集積回路、半導体不揮発性メモリ、メモリカード及びマイクロコンピュータ审中-公开
标题翻译：半导体集成电路，半导体非易失性存储器，存储卡和微型计算机
公开(公告)号：WO2003021603A1
公开(公告)日：2003-03-13
申请号：PCT/JP2002/006709
申请日：2002-07-03
申请人：株式会社日立製作所 , 株式会社日立超エル・エス・アイ・システムズ , 藤戸正道 , 中村悠子 , 鈴川一文 , 田中利広 , 品川裕
发明人：藤戸正道 , 中村悠子 , 鈴川一文 , 田中利広 , 品川裕
IPC分类号： G11C16/06
CPC分类号： G11C7/1057 , G11C7/1051 , G11C7/1096 , G11C7/12 , G11C8/08 , G11C16/08 , H01L2924/0002 , H01L2924/00
摘要： A semiconductor integrated circuit comprising a high voltage output driver (1) using high voltage as operation power, and a switching circuit (2) for switching the output state of the high voltage output driver. The high voltage output driver has a series circuit of a first MOS transistor (M1) and a second MOS transistor (M2) having a series contact point as an output terminal in a high voltage current path. When the switching circuit switches complementary switch states of the first MOS transistor and the second MOS transistor, one transistor in ON state is turned to OFF state first, and then, the other transistor is turned to ON state. When this MOS transistor is turned to ON state, no breakdown occurs in the high voltage output driver because the through current path is already disconnected even if Vds exceeds the breakdown minimum voltage.
摘要翻译：一种半导体集成电路，包括使用高电压作为工作电源的高电压输出驱动器（1）和用于切换高电压输出驱动器的输出状态的开关电路（2）。高电压输出驱动器具有在高电压电流路径中具有串联接点作为输出端的第一MOS晶体管（M1）和第二MOS晶体管（M2）的串联电路。当开关电路切换第一MOS晶体管和第二MOS晶体管的互补开关状态时，首先将处于导通状态的一个晶体管变为截止状态，然后另一个晶体管变为导通状态。当该MOS晶体管变为导通状态时，即使Vds超过击穿最小电压，通电路径也已经断开，因此在高电压输出驱动器中不发生击穿。

3. 发明申请

WO2006025091A1 半導体集積回路审中-公开
标题翻译：半导体集成电路
公开(公告)号：WO2006025091A1
公开(公告)日：2006-03-09
申请号：PCT/JP2004/012489
申请日：2004-08-30
申请人：株式会社ルネサステクノロジ , 品川裕 , 片岡健 , 石川栄一 , 田中利広 , 柳沢一正 , 鈴川一文
发明人：品川裕 , 片岡健 , 石川栄一 , 田中利広 , 柳沢一正 , 鈴川一文
IPC分类号： G06F12/00
CPC分类号： G11C16/349 , G11C16/06 , G11C16/3495
摘要：　半導体集積回路は、中央処理装置と、中央処理装置のアドレス空間に配置された書き換え可能な不揮発性メモリ領域とを有する。不揮発性メモリ領域は閾値電圧の相違によって情報記憶を行なう第１の不揮発性メモリ領域と第２の不揮発性メモリ領域とを有する。第１の不揮発性メモリ領域は第２の不揮発性メモリ領域に比べて情報記憶のための閾値電圧の最大変化幅が大きくされる。情報記憶のための閾値電圧の最大変化幅が大きければ、記憶情報の書き換えによるメモリセルに対するストレスは大きくなるので書き換え回数の保証という点では劣るが、読出し電流が大きくなり、記憶情報の読出し速度を高速化することができる。第１の不揮発性メモリ領域には記憶情報の読出し速度を高速化することを優先させることができ、第２の不揮発性メモリ領域には記憶情報の書き換え回数を多く保証することを優先させることができる。
摘要翻译：半导体集成电路包括设置在中央处理单元的地址空间中的中央处理单元和可重写非易失性存储区。非易失性存储区包括用于通过利用阈值电压之间的差来存储信息的第一和第二非易失性存储区域。第一非易失性存储器区被构造成具有比第二非易失性存储区域更大的用于信息存储的阈值电压的最大变化。用于信息存储的阈值电压的最大变化越大，由于存储在其中的信息的重写而对存储器单元的应力越大。这在保证重写数量方面是不利的。然而，读取电流较大，从而可以提高读取存储的信息的速率。对于第一非易失性存储器区域，可以优先提高读取存储的信息的速率，而对于第二非易失性存储器区域，可以优先考虑更多数量的存储信息的重写。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式