会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US06171947B2 Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines 失效
    • Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
    • 降低半导体互连线中应力诱发空隙的发生率的方法
    • US06171947B2
    • 2001-01-09
    • US09209367
    • 1998-12-08
    • Suzette K. Pangrle , Paul R. Besser , Minh Van Ngo , Stephan Keetai Park , Susan Tovar
    • Suzette K. Pangrle , Paul R. Besser , Minh Van Ngo , Stephan Keetai Park , Susan Tovar
    • H01L2131
    • H01L21/3145 , H01L21/76834
    • In a method for forming an interlayer dielectric (ILD) coating on microcircuit interconnect lines of a substrate, the substrate and interconnect lines are annealed prior to deposition of an ILD. A post annealing SiON layer is formed by using plasma-enhanced chemical vapor deposition. The deposition using a plasma formed of nitrogen, nitrous oxide, and silane gases, with the gases being dispensed at regulated flow rates and being energized by a radio frequency power source. The plasma reacts to form SiON which is deposited on a semiconductor substrate. Additionally, during deposition, minor adjustments are made to deposition temperature and process pressure to control the optical characteristics of the SiON layer. The SiON layer is tested for acceptable optical properties and acceptable SiON layers are coated with a SiO2 layer to complete formation of the ILD. Once the ILD is formed the substrate is in readiness for further processing. The pre-ILD annealing results in a substantially reduced incidence of stress-induced voiding in the underlying interconnect lines. Furthermore, the pre-ILD annealing can be combined with other advantageous process environments to more significantly reduce the incidence of stress-induced voiding in the underlying interconnect lines. Such combinations include process temperature reduction to below about 380 degrees Celsius and reduction of silane flow rate to less than about sixty standard cubic centimeters per minute.
    • 在用于在衬底的微电路互连线上形成层间电介质（ILD）涂层的方法中，衬底和互连线在沉积ILD之前被退火。 通过使用等离子体增强化学气相沉积形成后退火SiON层。 使用由氮气，一氧化二氮和硅烷气体形成的等离子体的沉积，其中气体以稳定的流速分配并由射频电源激励。 等离子体反应形成沉积在半导体衬底上的SiON。 此外，在沉积期间，对沉积温度和工艺压力进行微调，以控制SiON层的光学特性。 测试SiON层的可接受的光学性能，并且用SiO 2层涂覆可接受的SiON层以完成ILD的形成。 一旦形成了ILD，底物就可以进行进一步的处理。 前ILD退火导致底层互连线中应力诱发的排泄的发生率显着降低。 此外，前ILD退火可以与其他有利的工艺环境组合，以更显着地降低底层互连线中的应力诱发的排空的发生。 这样的组合包括将工艺温度降低至低于约380摄氏度，并将硅烷流速降低至小于约60标准立方厘米每分钟。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 2. 发明授权
      US06221794B1 Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines 失效
    • Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
    • 降低半导体互连线中应力诱发空隙的发生率的方法
    • US06221794B1
    • 2001-04-24
    • US09208596
    • 1998-12-08
    • Suzette K. Pangrle , Paul R. Besser , Minh Van Ngo
    • Suzette K. Pangrle , Paul R. Besser , Minh Van Ngo
    • H01L2131
    • H01L21/3145 , C23C16/308 , H01L21/0276 , H01L21/76834 , H01L21/76885
    • In a method for forming an interlayer dielectric (ILD) coating on microcircuit interconnect lines of a substrate, a SiON layer is formed by using plasma-enhanced chemical vapor deposition. The deposition using a plasma formed of nitrogen, nitrous oxide, and silane gases, with the gases being dispensed at regulated flow rates and being energized by a radio frequency power source. The plasma reacts to form SiON which is deposited on a semiconductor substrate. During processing the deposition temperature is reduced to under 400 degrees Celsius, specifically temperatures in the range of about 350 degrees Celsius to about 380 degrees, Celsius, resulting in a substantially reduced incidence of stress-induced voiding in the underlying interconnect lines. Additionally, during deposition, minor adjustments are made to deposition temperature and process pressure to control the optical characteristics of the SiON layer. The SiON layer is tested for acceptable optical properties and acceptable SiON layers are coated with a SiO2 layer to complete formation of the ILD. Once the ILD is formed the substrate is in readiness for further processing.
    • 在基板的微电路互连线上形成层间电介质（ILD）涂层的方法中，通过使用等离子体增强化学气相沉积形成SiON层。 使用由氮气，一氧化二氮和硅烷气体形成的等离子体的沉积，其中气体以稳定的流速分配并由射频电源激励。 等离子体反应形成沉积在半导体衬底上的SiON。 在加工过程中，沉积温度降低至400摄氏度以下，特别是约350摄氏度至约380摄氏度的温度，导致底层互连线中应力引起的空隙的发生率基本上降低。 此外，在沉积期间，对沉积温度和工艺压力进行微调，以控制SiON层的光学特性。 测试SiON层的可接受的光学性能，并且用SiO 2层涂覆可接受的SiON层以完成ILD的形成。 一旦形成了ILD，底物就可以进行进一步的处理。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 3. 发明授权
      US06174743B1 Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines 失效
    • Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
    • 降低半导体互连线中应力诱发空隙的发生率的方法
    • US06174743B1
    • 2001-01-16
    • US09208623
    • 1998-12-08
    • Suzette K. Pangrle , Paul R. Besser , Minh Van Ngo
    • Suzette K. Pangrle , Paul R. Besser , Minh Van Ngo
    • H01L2131
    • H01L21/3145 , H01L21/31612 , H01L21/76801
    • In a method for forming an interlayer dielectric (ILD) coating on microcircuit interconnect lines of a substrate, a SiON layer is formed by using plasma-enhanced chemical vapor deposition. The deposition using a plasma formed of nitrogen, nitrous oxide, and silane gases, with the gases being dispensed at regulated flow rates and being energized by a radio frequency power source. The plasma reacts to form SiON which is deposited on a semiconductor substrate. During deposition, silane flow rates are regulating and reducing to less than sixty standard cubic centimeters per minute, thereby reducing the incidence of stress-induced voiding in the underlying interconnect lines. During deposition adjustments are made in deposition temperature and process pressure to control the characteristics of the SiON layer. The SiON layer is tested for acceptable optical properties and acceptable SiON layers are coated with a SiO2 layer to complete formation of the ILD. Once the ILD is formed the substrate is in readiness for further processing.
    • 在基板的微电路互连线上形成层间电介质（ILD）涂层的方法中，通过使用等离子体增强化学气相沉积形成SiON层。 使用由氮气，一氧化二氮和硅烷气体形成的等离子体的沉积，其中气体以稳定的流速分配并由射频电源激励。 等离子体反应形成沉积在半导体衬底上的SiON。 在沉积期间，硅烷流速调节并降低到每分钟少于六十标准立方厘米，从而降低底层互连线中应力引起的空隙的发生。 在淀积温度和工艺压力下进行沉积调整，以控制SiON层的特性。 测试SiON层的可接受的光学性能，并且用SiO 2层涂覆可接受的SiON层以完成ILD的形成。 一旦形成了ILD，底物就可以进行进一步的处理。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号