会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 4. 发明授权
    • High-speed binary adder
    • 高速二进制加法器
    • US06175852B1
    • 2001-01-16
    • US09114117
    • 1998-07-13
    • Sang Hoo DhongHung Cai NgoKevin John Nowka
    • Sang Hoo DhongHung Cai NgoKevin John Nowka
    • G06F750
    • G06F7/508
    • A high-speed carry-lookahead binary adder is disclosed. The binary adder includes multiple rows of carry-lookahead circuits, a half-sum module, and a sum/carry module. A first carry-lookahead circuit row includes multiple eight-bit group generate circuits and multiple eight-bit group propagate circuits. Each of the eight-bit group generate circuits produces a generate signal for a corresponding bit location. Each of the eight-bit group propagate circuits produces a propagate signal for a corresponding bit location. The half-sum module is utilized to generate a half-sum signal. By utilizing the half-sum signal, the generate signals, and the propagate signals, the sum/carry module generates sum signals and a carry signal.
    • 公开了一种高速进位 - 前瞻二进制加法器。 二进制加法器包括多行进位查找电路,半和模块和和/进位模块。 第一进位 - 前瞻电路行包括多个8位组生成电路和多个8位组传播电路。 八位组生成电路中的每一个产生相应位位置的生成信号。 八位组传播电路中的每一个产生相应位位置的传播信号。 半和模块用于产生半和信号。 通过利用半和信号,生成信号和传播信号,和/进位模块产生和信号和进位信号。