会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 8. 发明授权
      US5404338A Synchronous type semiconductor memory device operating in synchronization with an external clock signal 失效
    • Synchronous type semiconductor memory device operating in synchronization with an external clock signal
    • 与外部时钟信号同步工作的同步型半导体存储器件
    • US5404338A
    • 1995-04-04
    • US189247
    • 1994-01-31
    • Yasumitsu Murai , Hisashi Iwamoto , Yasuhiro Konishi , Naoya Watanabe , Seiji Sawada
    • Yasumitsu Murai , Hisashi Iwamoto , Yasuhiro Konishi , Naoya Watanabe , Seiji Sawada
    • G11C11/407 , F02B75/02 , G11C7/10 , G11C11/401 , G11C11/409 , G11C13/00
    • G11C7/222 , G11C7/1072 , F02B2075/027
    • In a synchronous semiconductor memory device, memory arrays (MA) forming activation units each are divided into a plurality of small memory arrays (MK). There are provided local I/O line pairs (LIO) each for two small memory arrays. The global I/O line pairs (GIO) crossing word lines are arranged in word line shunt regions (WS). The connection switches (BS) are arranged in the crossing between the local I/O line pairs and global I/O line pairs. Each small memory array in the activated memory array is connected to the corresponding global I/O line pair through the local I/O line pair. Thereby, a plurality of bits can be simultaneously read without increasing an area occupied by interconnections. The control of connection switch is made using a sense amplifier activation signal. Global I/O lines are precharged/equalized after data are transferred to read data registers provided for data output terminal for sequential data output or into selected memory cells. External clock signal is frequency-divided to produce phase-shifted internal clock signals which are used for producing internal voltage through charge operation.
    • 在同步半导体存储器件中，形成激活单元的存储器阵列（MA）被分成多个小存储器阵列（MK）。 提供了两个小型存储器阵列的本地I / O线对（LIO）。 跨字线的全局I / O线对（GIO）排列在字线分流区（WS）中。 连接开关（BS）布置在本地I / O线对与全局I / O线对之间的交叉中。 激活的存储器阵列中的每个小存储器阵列通过本地I / O线对连接到相应的全局I / O线对。 从而，可以同时读取多个比特，而不增加互连占用的面积。 使用读出放大器激活信号进行连接开关的控制。 数据传输到为数据输出端子提供的读数据寄存器用于顺序数据输出或选择存储单元时，全局I / O线被预充电/均衡。 外部时钟信号被分频以产生用于通过充电操作产生内部电压的相移内部时钟信号。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US5384745A Synchronous semiconductor memory device 失效
    • Synchronous semiconductor memory device
    • 同步半导体存储器件
    • US5384745A
    • 1995-01-24
    • US46333
    • 1993-04-14
    • Yasuhiro Konishi , Takayuki Miyamoto , Takeshi Kajimoto , Hisashi Iwamoto
    • Yasuhiro Konishi , Takayuki Miyamoto , Takeshi Kajimoto , Hisashi Iwamoto
    • G11C7/10 , G11C8/12 , G11C8/00
    • G11C7/1072 , G11C7/10 , G11C7/1006 , G11C8/12
    • Memory arrays are divided into banks which can be operated independent from each other. Read data storing registers and write data storing registers operating independent from each other are provided for the banks. The memory array is divided into a plurality of small array blocks, local IO lines are arranged corresponding to each array block, and the local IO lines are connected to global IO lines. The global IO lines are connected to preamplifier groups and to write buffer groups. By control signal generating circuits and by a register control circuit, inhibition of writing of a desired bit only during successive writing operation can be done, data can be collectively written to the selected memory cells when the final data is input if the data writing should be stopped before reaching the wrap length in successive writing, and the timing for activating the memory array when the write cycle should be repeatedly carried out can be delayed. A synchronous semiconductor memory device having small chip area, high speed of operation, low power consumption and multiple functions is provided.
    • 存储器阵列被分成可以相互独立操作的存储体。 为银行提供读取数据存储寄存器和彼此独立操作的写入数据存储寄存器。 存储器阵列被分成多个小阵列块，对应于每个阵列块布置本地IO线，并且本地IO线连接到全局IO线。 全局IO线连接到前置放大器组并写入缓冲组。 通过控制信号发生电路和寄存器控制电路，可以仅在连续写入操作期间禁止对所需位的写入，如果数据写入应当是数据写入时，可以将数据集中写入所选存储单元 在连续写入之前到达卷绕长度之前停止，并且可以延迟在重复执行写入周期时激活存储器阵列的定时。 提供了具有小芯片面积，高运行速度，低功耗和多种功能的同步半导体存储器件。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 10. 发明授权
      US5208778A Dynamic-type semiconductor memory device operable in test mode and method of testing functions thereof 失效
    • Dynamic-type semiconductor memory device operable in test mode and method of testing functions thereof
    • 在测试模式下可操作的动态半导体存储器件及其功能的测试方法
    • US5208778A
    • 1993-05-04
    • US739736
    • 1991-07-30
    • Masaki Kumanoya , Katsumi Dosaka , Yasuhiro Konishi , Takahiro Komatsu , Yoshinori Inoue
    • Masaki Kumanoya , Katsumi Dosaka , Yasuhiro Konishi , Takahiro Komatsu , Yoshinori Inoue
    • G11C29/36
    • G11C29/36
    • A dynamic-type semiconductor memory device has a test mode of simultaneously carrying out functional testing on a plurality of bits of memory cells. In data writing in the test mode, data inverted from the write-in data is written in at least a 1-bit memory cell out of the plurality of bits of memory cells selected simultaneously, and the same data as the write-in data is written in the remaining memory cells. In data reading in the test mode, the data of those of the memory cells selected simultaneously, in which the inverted data is written are inverted and read, while the data of the remaining memory cells are read as they are. Logic processing is carried out on the read-out data of the plurality of bits, so that a logic value indicating acceptability of the semiconductor memory device is output, depending on a result of determination as to whether or not the read-out data is the same as each other.
    • 动态型半导体存储器件具有在多个位的存储单元上同时执行功能测试的测试模式。 在测试模式下的数据写入中，从写入数据反转的数据被写入到同时选择的多个存储单元中的至少1位存储单元中，与写入数据相同的数据是 写在剩余的存储单元中。 在测试模式下的数据读取中，将反转数据写入的同时选择的存储单元的数据进行反转和读取，而剩余存储单元的数据原样读取。 对多个位的读出数据执行逻辑处理，从而根据关于读出的数据是否为0的确定结果输出表示半导体存储器件的可接受性的逻辑值 相同。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号