会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 5. 发明授权
      US06853225B2 Delay locked loop circuit with duty cycle correction function 有权
    • Delay locked loop circuit with duty cycle correction function
    • 具有占空比校正功能的延迟锁定环路电路
    • US06853225B2
    • 2005-02-08
    • US10315696
    • 2002-12-10
    • Seong Hoon Lee
    • Seong Hoon Lee
    • H03L7/00 , H03K5/00 , H03K5/13 , H03K5/151 , H03K5/156 , H03L7/07 , H03L7/081 , H03L7/06
    • H03L7/0812 , H03K5/133 , H03K5/151 , H03K5/1565 , H03K2005/00039 , H03L7/07
    • A delay locked loop (DLL) circuit having a structure in which a method of performing duty cycle correction (DCC) using two DLLs and an intermediate phase composer and a method of performing DCC by forming a closed loop using a negative feedback are combined with each other is provided. The DLL circuit includes a first DLL for receiving an external clock signal and generating a first clock signal and a second DLL for receiving an external clock signal and generating a second clock signal. The first clock signal and the second clock signal are synchronized with an external clock signal. The DLL circuit further includes an intermediate phase generation circuit for receiving the first and second clock signals and generating an intermediate phase clock signal and a DCC loop for receiving the intermediate phase clock signal and generating an output clock signal. The intermediate phase clock signal has an intermediate phase between the phases of the first and second clock signals. The output clock signal is generated through correction of the duty cycle of the intermediate phase clock signal using a value obtained by integrating the output clock signal.
    • 具有这样的结构的延迟锁定环（DLL）电路，其中使用两个DLL执行占空比校正（DCC）的方法和中间相位构成器以及通过使用负反馈形成闭环来执行DCC的方法与每个 其他提供。 DLL电路包括用于接收外部时钟信号并产生第一时钟信号的第一DLL和用于接收外部时钟信号并产生第二时钟信号的第二DLL。 第一时钟信号和第二时钟信号与外部时钟信号同步。 DLL电路还包括中间相位产生电路，用于接收第一和第二时钟信号并产生中间相位时钟信号和DCC回路，用于接收中间相位时钟信号并产生输出时钟信号。 中间相位时钟信号在第一和第二时钟信号的相位之间具有中间相位。 通过使用通过对输出时钟信号进行积分而获得的值来校正中间相位时钟信号的占空比来产生输出时钟信号。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 6. 发明授权
      US06680635B2 Apparatus and method for generating output clock signal having controlled timing 有权
    • Apparatus and method for generating output clock signal having controlled timing
    • 用于产生具有受控定时的输出时钟信号的装置和方法
    • US06680635B2
    • 2004-01-20
    • US10315370
    • 2002-12-10
    • Seong Hoon Lee
    • Seong Hoon Lee
    • H03L706
    • H03L7/0814 , H03L7/089
    • A delay locked loop circuit for improving the jitter index using a phase blender. The present delay locked loop circuit comprises a first delay circuit which receives an input clock signal in order to generate a first delayed input clock signal, and a second delay circuit which receives an input clock signal in order to generate a second delayed input clock signal. The first delayed input clock signal is an input clock signal delayed by a period determined according to a first delay control signal inputted to the first delay circuit. The second delayed input clock signal is an input clock signal delayed by a period determined according to a second delay control signal inputted to the second delay circuit. A phase blending circuit receives the first and second delayed input clock signals, blends the phases of the first and second delayed input clock signals, and generates a phase blended clock signal. In addition, a phase detection circuit is provided to receive a reference clock signal and the phase blended clock signal, generate a phase push signal PUSH in the case that the phase of the phase blended clock signal is ahead of that of the reference clock signal, and generate a phase pull signal PULL in the case that the phase of the phase blended clock signal is behind that of the reference clock signal.
    • 延迟锁定环电路，用于使用相位搅拌器改善抖动指数。 本延迟锁定环电路包括接收输入时钟信号以产生第一延迟输入时钟信号的第一延迟电路和接收输入时钟信号以产生第二延迟输入时钟信号的第二延迟电路。 第一延迟输入时钟信号是延迟由输入到第一延迟电路的第一延迟控制信号确定的周期的输入时钟信号。 第二延迟输入时钟信号是延迟输入到第二延迟电路的第二延迟控制信号确定的周期的输入时钟信号。 相位混合电路接收第一和第二延迟输入时钟信号，混合第一和第二延迟输入时钟信号的相位，并产生相位混合时钟信号。 此外，提供相位检测电路以接收参考时钟信号和相位混合时钟信号，在相位混合时钟信号的相位超前于参考时钟信号的相位的情况下产生相位推动信号PUSH， 并且在相位混合时钟信号的相位落后于参考时钟信号的相位的情况下产生相位拉信号PULL。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 10. 发明申请
      US20120123985A1 OCCUPANT CLASSIFYING DEVICE FOR AN AUTOMOBILE 审中-公开
    • OCCUPANT CLASSIFYING DEVICE FOR AN AUTOMOBILE
    • 用于汽车的成功分类装置
    • US20120123985A1
    • 2012-05-17
    • US13012486
    • 2011-01-24
    • Young Joon KWON , Seong Hoon Lee , Soong Hyun Lee
    • Young Joon KWON , Seong Hoon Lee , Soong Hyun Lee
    • G06N5/00 , G06F19/00
    • B60R21/01532 , B60N2/002
    • Provided is an occupant classifying device for an automobile which can classify an object in a seat without being influenced by external conditions that interfere in detecting a passenger.The occupant classifying device for an automobile according to an exemplary embodiment of the present invention includes: a car body; a first electrode disposed in a seat inside the car body; a second electrode disposed in the seat; and a switch allowing the first electrode and the second electrode to have different polarities or the same polarity such that a first electric field is generated between the first electrode and the second electrode, or a second electric field is generated between the first and second electrodes and the car body.
    • 提供一种用于汽车的乘员分类装置，其能够在不受妨碍乘客检测的外部条件的影响的情况下将座椅上的物体分类。 根据本发明的示例性实施例的用于汽车的乘员分类装置包括：车体; 设置在车体内的座椅内的第一电极; 设置在所述座中的第二电极; 以及允许第一电极和第二电极具有不同极性或相同极性的开关，使得在第一电极和第二电极之间产生第一电场，或者在第一和第二电极之间产生第二电场， 车身。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号