会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 6. 发明授权
      US06548363B1 Method to reduce the gate induced drain leakage current in CMOS devices 有权
    • Method to reduce the gate induced drain leakage current in CMOS devices
    • 降低CMOS器件漏极漏电流的方法
    • US06548363B1
    • 2003-04-15
    • US09547237
    • 2000-04-11
    • Chung-Cheng Wu , Bi-Ling Lin , Carlos Hernando Diaz
    • Chung-Cheng Wu , Bi-Ling Lin , Carlos Hernando Diaz
    • H01L21336
    • H01L29/6659 , H01L21/26513 , H01L29/7833
    • A method for forming FET devices with attenuated gate induced drain leakage current. There is provided a silicon semiconductor substrate employed within a microelectronics fabrication. There is formed within the silicon substrate field oxide (FOX) dielectric isolation regions defining an active silicon substrate device area. There is formed over the substrate a silicon oxide gate oxide insulation layer employing thermal oxidation. There is then formed over the silicon oxide gate oxide insulation layer a patterned polycrystalline silicon gate electrode layer. There is then thermally oxidized the substrate and polycrystalline silicon gate electrode to form a thicker silicon oxide layer at the edge of the gate electrode and in the adjacent silicon substrate area. There is then etched back the thicker silicon oxide layer from the silicon substrate area adjacent to the gate electrode. There is then formed employing low energy ion implantation shallow junction source-drain extension regions adjacent to the gate electrode. There is then formed source-drain regions to complete the FET device, which exhibits attenuated drain leakage current. The present invention may be employed to fabricate complementary metal-oxide-silicon (CMOS) FET devices of either polarity with attenuated gate induced drain leakage (GIDL) current, short channel effect (SCE) and punch-through leakage current in integrated circuit microelectronics fabrications wherein low power drain is desired.
    • 一种用于形成具有衰减栅极感应漏极漏电流的FET器件的方法。 提供了在微电子制造中使用的硅半导体衬底。 形成硅衬底场氧化物（FOX）电介质隔离区域，限定有源硅衬底器件区域。 在衬底上形成采用热氧化的氧化硅栅极氧化物绝缘层。 然后在氧化硅栅极氧化物绝缘层上形成图案化的多晶硅栅极电极层。 然后，将基板和多晶硅栅电极热氧化，以在栅电极的边缘和相邻的硅衬底区域中形成较厚的氧化硅层。 然后从与栅电极相邻的硅衬底区域中回蚀更厚的氧化硅层。 然后形成采用与栅电极相邻的低能离子注入浅结源极 - 漏极扩展区。 然后形成源极 - 漏极区以完成FET器件，其表现出衰减的漏极漏电流。 本发明可用于在集成电路微电子器件制造中制造具有衰减栅极感应漏极泄漏（GIDL）电流，短沟道效应（SCE）和穿通漏电流两种极性的互补金属氧化物 - 硅（CMOS）FET器件 其中期望低功率消耗。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US06284579B1 Drain leakage reduction by indium transient enchanced diffusion (TED) for low power applications 有权
    • Drain leakage reduction by indium transient enchanced diffusion (TED) for low power applications
    • 通过铟瞬态增强扩散（TED）对低功率应用进行漏极泄漏降低
    • US06284579B1
    • 2001-09-04
    • US09418034
    • 1999-10-14
    • Jyh-Haur Wang , Bi-Ling Lin , Chung-Cheng Wu , Carlos H. Diaz
    • Jyh-Haur Wang , Bi-Ling Lin , Chung-Cheng Wu , Carlos H. Diaz
    • H01L21338
    • H01L29/66492 , H01L21/26513 , H01L29/1045 , H01L29/7833
    • A method for forming within a substrate employed within a microelectronics fabrication a field effect transistor with attenuated drain leakage current. There is provided a silicon substrate within which are fabricated nMOS field effect transistors (FET) with lightly-doped n-type drain regions (nLDD) employing arsenic (As) dopant. There is then implanted indium (In) dopant atoms adjacent to the As diffused junction to form a p-type pocket therein. There is then avoided the customary high temperature rapid thermal annealing (RTA) step and instead employed a thermal annealing for 2 hours at 750 degrees centigrade, whereupon the implanted indium atom undergo transient enhanced diffusion (TED) to form a graded junction profile, resulting in attenuated drain leakage current and no increased reverse short channel effect from the strong segregation of indium into silicon oxide.
    • 一种在微电子制造中采用的衬底内形成具有衰减漏极漏电流的场效应晶体管的方法。 提供了硅衬底，其中制造了使用砷（As）掺杂剂的具有轻掺杂n型漏极区（nLDD）的nMOS场效应晶体管（FET）。 然后将与In扩散结相邻的铟（In）掺杂剂原子注入到其中以形成p型凹穴。 然后避免了常规的高温快速热退火（RTA）步骤，并且替代地在750℃下进行2小时的热退火，随后注入的铟原子经历瞬时增强扩散（TED）以形成渐变连接轮廓，导致 衰减的漏极漏电流，并没有增加反向短沟道效应，从铟的强烈偏析到氧化硅。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号