会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 3. 发明申请
      US20070211541A1 Non-volatile memory device and method for programming/erasing the same 失效
    • Non-volatile memory device and method for programming/erasing the same
    • 非易失性存储器件及其编程/擦除方法
    • US20070211541A1
    • 2007-09-13
    • US11800555
    • 2007-05-04
    • Jin Jung
    • Jin Jung
    • G11C16/04
    • H01L29/66833 , G11C16/0466 , G11C16/10 , H01L21/28282 , H01L29/792
    • The present invention provides a SONOS type nonvolatile or flash memory device and related programming/erasing methods. The device has a deep well region of a first conductive type that isolates a well region of a second conductive type from a substrate to enhance programming and erasing operation characteristics. In the erasing method, first electrons are erased by one of Hot Hole Injection (e.g., gate-to-drain Hot Hole Injection) or tunneling in a first step, and second electrons that are not erased in the first step are erased by the other of tunneling (e.g., gate-to-body tunneling) or HHI in a second step. Preferably, a time gap intervenes between the first and second steps.
    • 本发明提供一种SONOS型非易失性存储器件或闪存器件以及相关的编程/擦除方法。 该器件具有第一导电类型的深阱区，其将第二导电类型的阱区与衬底隔离以增强编程和擦除操作特性。 在擦除方法中，第一步中的第一个电子被热孔注入（例如栅极到漏极热孔注入）或隧道中的一个擦除，第一步中未被擦除的第二个电子被其他的 隧道（例如，门对体隧道）或HHI在第二步。 优选地，时间间隙介于第一和第二步骤之间。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 6. 发明申请
      US20060102979A1 STI structure and fabricating methods thereof 失效
    • STI structure and fabricating methods thereof
    • STI结构及其制造方法
    • US20060102979A1
    • 2006-05-18
    • US11290522
    • 2005-12-01
    • Jin Jung
    • Jin Jung
    • H01L29/00 , H01L29/06
    • H01L21/76224 , H01L21/76205 , H01L21/76281 , H01L21/76283 , H01L21/823481
    • An STI structure and fabricating method thereof are disclosed. The STI fabricating method comprises forming a pad oxide layer and a first nitride layer on a substrate. A trench is formed by etching the first nitride layer, the pad oxide layer and the substrate. An oxide and a second nitride layer are deposited on the surface of the substrate including the trench. A spacer is formed on the lateral walls of the trench by etching the second nitride layer. A buried oxide is grown in the substrate underneath the trench by performing thermal oxidation on the substrate. The trench is then filled by depositing an insulating layer after removing the spacer and performing a planarization process. The STI fabricating method can reduce substantially a total parasitic capacitance. Therefore, gate RC delay is reduced and the operating speed of a transistor increases. In addition, the STI fabricating method can substantially reduce junction leakage because the junction between the bottom of the source/drain and N-well or P-well is not formed. The STI fabricating method can improve isolation characteristics of P-well and N-well, and increase a circuit design margin due to the improvement of latch-up characteristic.
    • 公开了STI结构及其制造方法。 STI制造方法包括在衬底上形成焊盘氧化物层和第一氮化物层。 通过蚀刻第一氮化物层，衬垫氧化物层和衬底形成沟槽。 在包括沟槽的衬底的表面上沉积氧化物和第二氮化物层。 通过蚀刻第二氮化物层，在沟槽的侧壁上形成间隔物。 通过在衬底上进行热氧化，在沟槽下方的衬底中生长掩埋氧化物。 然后通过在去除间隔物并进行平坦化处理之后沉积绝缘层来填充沟槽。 STI制造方法可以实质上减少总的寄生电容。 因此，栅极RC延迟减小，晶体管的工作速度增加。 另外，由于不形成源极/漏极的底部与N阱或P阱之间的结，因此STI制造方法可以显着地减少结漏电。 STI制造方法可以改善P阱和N阱的隔离特性，并且由于闩锁特性的改善而增加了电路设计裕度。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 7. 发明申请
      US20050162896A1 Non-volatile memory element with oxide stack and non-volatile SRAM using the same 有权
    • Non-volatile memory element with oxide stack and non-volatile SRAM using the same
    • 具有氧化物堆的非易失性存储元件和使用其的非易失性SRAM
    • US20050162896A1
    • 2005-07-28
    • US11022621
    • 2004-12-27
    • Jin Jung
    • Jin Jung
    • H01L27/11 , G11C11/00 , G11C11/34 , G11C14/00 , G11C16/04
    • G11C14/0063 , G11C14/00 , G11C16/0466
    • Non-volatile memory elements having a high programming speed and a reduced constant voltage requirement for data storage are disclosed. Each memory cell of a disclosed example non-volatile SRAM includes an SRAM unit and a non-volatile memory unit. When power is off, the data levels of data nodes of the SRAM unit are programmed into a corresponding non-volatile memory element through a pass transistor connected to the data node. When the power is on, the data levels programmed into the non-volatile memory elements are recalled to the corresponding data nodes through the pass transistors, and then the programmed non-volatile memory element is erased. The non-volatile memory element has an oxide stack including a tunnel oxide film, a storage oxide film, and a blocking oxide film. A potential well where the SRAM unit is formed is isolated from a potential well where the non-volatile memory unit is formed. Bias voltages are applied during program, recall and erase modes to the potential well where the non-volatile memory unit is formed.
    • 公开了具有高编程速度和降低的数据存储恒定电压要求的非易失性存储元件。 所公开的示例性非易失性SRAM的每个存储单元包括SRAM单元和非易失性存储器单元。 当电源关闭时，SRAM单元的数据节点的数据电平通过连接到数据节点的传输晶体管编程到相应的非易失性存储器元件中。 当电源打开时，编程到非易失性存储器元件中的数据电平通过传输晶体管被调用到相应的数据节点，然后编程的非易失性存储器元件被擦除。 非易失性存储元件具有包括隧道氧化膜，存储氧化膜和阻挡氧化膜的氧化物堆叠。 形成SRAM单元的势阱与形成非易失性存储单元的势阱隔离。 在程序，调用和擦除模式下，将偏置电压施加到形成非易失性存储器单元的势阱。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 8. 发明申请
      US20050153511A1 Methods of fabricating nonvolatile memory device 审中-公开
    • Methods of fabricating nonvolatile memory device
    • 制造非易失性存储器件的方法
    • US20050153511A1
    • 2005-07-14
    • US11024436
    • 2004-12-30
    • Jin Jung
    • Jin Jung
    • H01L21/3205 , H01L21/336 , H01L21/4763 , H01L21/8247 , H01L27/105 , H01L27/115 , H01L29/788 , H01L29/792
    • H01L27/11521 , H01L27/105 , H01L27/115 , H01L27/11526
    • A fabricating method of nonvolatile memory devices is disclosed. A disclosed method comprises: forming a buffer oxide layer and a buffer nitride layer on the entire surface of a semiconductor substrate and performing a patterning process; forming a sidewall floating gates on the sidewalls of the patterned buffer nitride layer; forming a block oxide layer on the entire surface of the substrate; removing the block oxide layer and the sidewall floating gates deposited on the field region after the substrate is patterned and the field region is opened; depositing a polysilicon layer on the entire surface of the substrate and performing a patterning process to form a word line; forming sidewall spacers on the sidewalls of the sidewall floating gates and the word line; and forming source and drain regions by implanting dopants into the substrate.
    • 公开了非易失性存储器件的制造方法。 所公开的方法包括：在半导体衬底的整个表面上形成缓冲氧化物层和缓冲氮化物层，并执行图案化工艺; 在所述图案化缓冲氮化物层的侧壁上形成侧壁浮动栅极; 在所述基板的整个表面上形成块状氧化物层; 在衬底被图案化并且场区域被打开之后，去除沉积在场区域上的块状氧化物层和侧壁浮栅; 在所述基板的整个表面上沉积多晶硅层并进行图形化处理以形成字线; 在侧壁浮动门和字线的侧壁上形成侧壁间隔物; 以及通过将掺杂剂注入衬底来形成源区和漏区。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号