会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 6. 发明授权
      US06935473B1 Composite profiled section 失效
    • Composite profiled section
    • 复合型材剖面
    • US06935473B1
    • 2005-08-30
    • US09786568
    • 1999-08-07
    • Joachim Gluck
    • Joachim Gluck
    • B60M1/30 , B60M1/00
    • B60M1/302
    • A composite profiled section consisting of a base profiled section (1) made of a good electro-conductive material and at least one surface layer that is joined to the base profiled section (1) and is made of a material, such as a metal anti-wear strip (19), with a high resistance to abrasion. At least one of the longitudinal edges of the anti-wear strip (19) should contain recesses (27), notches (77, 78) or compressions (82) that are at least partially filled with a connecting substance (59) or a connecting profile (11, 39, 66, 69, 74) for connection to the base profiled section (1) in a positive or non-positive fit.
    • 1.一种复合型材，其特征在于，包括由良好的导电材料制成的基座型材部分（1）和与所述基体型材部分（1）接合的至少一个表面层，并由诸如金属抗反射材料 （19），耐磨性高。 耐磨条（19）的纵向边缘中的至少一个应包含至少部分地填充有连接物质（59）或连接件（59）的凹部（27），凹口（77,78）或压缩件（82） （11,39,66,69,74），用于以正或非正配合连接到基础型材部分（1）。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US5865282A System comprising at least two conductor rails joined by an electrical conductor 失效
    • System comprising at least two conductor rails joined by an electrical conductor
    • 系统包括由电导体连接的至少两个导体轨道
    • US5865282A
    • 1999-02-02
    • US796018
    • 1997-02-05
    • Joachim Gluck
    • Joachim Gluck
    • B60M1/30 , H02G5/00 , B60M7/00
    • H02G5/002
    • In a system comprising at least two conductor rails, in particular composite sections each featuring a rail-shaped load-bearing section and at least one strip-shaped section of another metal of greater wear resistance joined to the matrix of the load-bearing section, the ends of pairs of neighbouring rails are connected electrically by at least one conductor of variable length. The ends of the conductor rails are bent out of the central axis (M) of the conductor rail and led parallel to and a distance (n) displaced from that axis, such that the strip-shaped section of one conductor rail end is approximately aligned with the strip-shaped section of the other conductor rail away from the rail end; the conductor rail ends are joined in such a manner that they can move with respect to each other along the axial direction.
    • 在包括至少两个导体轨道的系统中，特别是复合部分，每个导体轨道具有轨道状承载部分和连接到承重部分的基体上的具有更大耐磨性的另一种金属的至少一个带状部分， 成对的相邻轨道的端部由至少一个可变长度的导体电连接。 导体轨道的端部弯曲离开导体轨道的中心轴线（M），并平行于该距离并从该轴线移动一定距离（n），使得一个导轨端部的带状部分大致对准 另一个导体导轨的带状部分远离轨道端; 导轨端部以这样的方式接合，使得它们可以沿轴向相对于彼此移动。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US5462887A Process for making a matrix of thin layer transistors with memory capacitors 失效
    • Process for making a matrix of thin layer transistors with memory capacitors
    • 制造具有存储电容器的薄层晶体管矩阵的工艺
    • US5462887A
    • 1995-10-31
    • US343108
    • 1994-11-22
    • Joachim Gluck
    • Joachim Gluck
    • G02F1/136 , G02F1/1333 , G02F1/1362 , G02F1/1368 , H01L21/336 , H01L21/77 , H01L21/84 , H01L27/12 , H01L29/78 , H01L29/786 , H01L21/786
    • G02F1/1368 , H01L27/1214 , G02F1/136213 , G02F2001/133357 , Y10S148/105
    • The process for making a matrix of thin layer transistors with memory capacitors includes forming a first conductive layer on a substrate, and in a first mask step, etching it to form row conductors of the matrix, gate contacts of the thin layer transistors and ground electrodes of the memory capacitors; forming a gate-insulating layer for the thin layer transistors; forming a semiconductor layer, especially an a-Si:H semiconductor layer; applying a p- or n-doped semiconductor layer to provide drain and source contacts; forming and etching a second conductive layer for the column conductors of the matrix of the thin layer transistors, the drain and source contacts of the thin layer transistors and the counter electrodes of the memory capacitors in a second mask step; plasma etching of the doped semiconductor layer with the second conductor layer acting as mask and determining an end of the etching process by observing the optical emission of an etching plasma used for the plasma etching; etching the undoped semconductor layer in a third mask step; forming and etching a transparent conductive layer to form an screen element electrode and metallizing the column conductors of the matrix of thin layer transistors to provide conductive connection of their drain contacts with the counter electrodes of the memory capacitors in a fourth mask step; and forming a transparent passivating layer.
    • 制造具有存储电容器的薄层晶体管的矩阵的工艺包括在衬底上形成第一导电层，并且在第一掩模步骤中，蚀刻它以形成矩阵的行导体，薄层晶体管的栅极触点和接地电极 的存储电容器; 形成薄层晶体管的栅极绝缘层; 形成半导体层，特别是a-Si：H半导体层; 施加p或n掺杂半导体层以提供漏极和源极接触; 在第二掩模步骤中形成和蚀刻用于薄层晶体管的矩阵的列导体的第二导电层，薄层晶体管的漏极和源极触点和存储电容器的对电极; 掺杂半导体层的等离子体蚀刻，其中第二导体层用作掩模，并通过观察用于等离子体蚀刻的蚀刻等离子体的光发射来确定蚀刻工艺的结束; 在第三掩模步骤中蚀刻未掺杂的半导体层; 形成和蚀刻透明导电层以形成屏幕元件电极并且金属化薄层晶体管矩阵的列导体，以在第四掩模步骤中提供它们的漏极触点与存储电容器的对电极的导电连接; 并形成透明钝化层。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号