专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08583873B2 Multiport data cache apparatus and method of controlling the same 有权
标题翻译：多端口数据缓存装置及其控制方法
公开(公告)号：US08583873B2
公开(公告)日：2013-11-12
申请号：US13036102
申请日：2011-02-28
申请人： Jae-Un Park , Ki-Seok Kwon , Suk-Jin Kim
发明人： Jae-Un Park , Ki-Seok Kwon , Suk-Jin Kim
IPC分类号： G06F12/00 , G06F13/00
CPC分类号： G06F12/0846 , G06F12/0857
摘要： A multiport data cache apparatus and a method of controlling the same are provided. The multiport data cache apparatus includes a plurality of cache banks configured to share a cache line, and a data cache controller configured to receive cache requests for the cache banks, each of which including a cache bank identifier, transfer the received cache requests to the respective cache banks according to the cache bank identifiers, and process the cache requests independently from one another.
摘要翻译：提供了一种多端口数据缓存装置及其控制方法。多端口数据高速缓存装置包括配置成共享高速缓存行的多个高速缓冲存储器组，以及数据高速缓存控制器，被配置为接收高速缓冲存储器的缓存请求，每个高速缓冲存储器包括高速缓存存储体标识符，根据缓存存储体标识符缓存存储器，并且彼此独立地处理缓存请求。

2. 发明授权

US09244883B2 Reconfigurable processor and method of reconfiguring the same 有权
标题翻译：可重构处理器和重新配置的方法
公开(公告)号：US09244883B2
公开(公告)日：2016-01-26
申请号：US12716027
申请日：2010-03-02
申请人： Jae-un Park , Ki-seok Kwon , Sang-suk Lee
发明人： Jae-un Park , Ki-seok Kwon , Sang-suk Lee
IPC分类号： G06F15/78 , G06F9/30 , G06F9/38
CPC分类号： G06F15/7867 , G06F9/30189 , G06F9/3897
摘要： A technology for controlling a reconfigurable processor is provided. The reconfigurable processor dynamically loads configuration data from a peripheral memory to a configuration memory while a program is being executed, in place of loading all compiled configuration data in advance into the configuration memory when booting commences. Accordingly, a reduction in capacity of a configuration memory may be achieved.
摘要翻译：提供了一种用于控制可重构处理器的技术。代替在启动开始时将所有编译的配置数据预先加载到配置存储器中，可重配置处理器在执行程序时将配置数据从外设存储器动态地加载到配置存储器。因此，可以实现配置存储器的容量的降低。

3. 发明申请

US20130151815A1 RECONFIGURABLE PROCESSOR AND MINI-CORE OF RECONFIGURABLE PROCESSOR 有权
标题翻译：可重构处理器和可重构处理器的微型核心
公开(公告)号：US20130151815A1
公开(公告)日：2013-06-13
申请号：US13711418
申请日：2012-12-11
申请人： Dong-Kwan Suh , Suk-Jin Kim , Hyeong-Seok Yu , Ki-Seok Kwon , Jae-Un Park
发明人： Dong-Kwan Suh , Suk-Jin Kim , Hyeong-Seok Yu , Ki-Seok Kwon , Jae-Un Park
IPC分类号： G06F15/78
CPC分类号： G06F15/7867 , G06F9/3001 , G06F9/3867
摘要： A reconfigurable processor includes a plurality of mini-cores and an external network to which the mini-cores are connected. Each of the mini-cores includes a first function unit including a first group of operation elements, a second function unit including a second group of operation elements that is different from the first group of operation elements, and an internal network to which the first function unit and the second function unit are connected.
摘要翻译：可重配置处理器包括多个微型核心和连接微型核心的外部网络。每个微型核心包括包括第一组操作元件的第一功能单元，包括与第一组操作元件不同的第二组操作元件的第二功能单元，以及内部网络，第一功能单元单元和第二个功能单元连接。

4. 发明申请

US20130151794A1 MEMORY CONTROLLER AND MEMORY CONTROL METHOD 有权
标题翻译：存储控制器和存储器控制方法
公开(公告)号：US20130151794A1
公开(公告)日：2013-06-13
申请号：US13709542
申请日：2012-12-10
申请人： Jae-Un Park , Ki-Seok Kwon , Suk-Jin Kim
发明人： Jae-Un Park , Ki-Seok Kwon , Suk-Jin Kim
IPC分类号： G06F12/00
CPC分类号： G06F12/00 , G06F13/1673 , G06F13/1689 , G06F13/18
摘要： Provided is a memory controller that manages memory access requests between the processor and the memory. In response to the memory controller receiving two or more memory access requests for the same area of memory, the memory controller is configured to stall the memory controller and sequentially process the memory access requests.
摘要翻译：提供了一种管理处理器和存储器之间的存储器访问请求的存储器控制器。响应于存储器控制器接收到相同存储器区域的两个或多个存储器访问请求，存储器控制器被配置为停止存储器控制器并且顺序地处理存储器访问请求。

5. 发明申请

US20130145133A1 PROCESSOR, APPARATUS AND METHOD FOR GENERATING INSTRUCTIONS 有权
标题翻译：处理器，装置和产生指令的方法
公开(公告)号：US20130145133A1
公开(公告)日：2013-06-06
申请号：US13690079
申请日：2012-11-30
申请人： Ki-Seok KWON , Jae-Un PARK , Suk-Jin KIM
发明人： Ki-Seok KWON , Jae-Un PARK , Suk-Jin KIM
IPC分类号： G06F9/30
CPC分类号： G06F9/3004 , G06F9/30043
摘要： A processor, apparatus and method to use a multiple store instruction based on physical addresses of registers are provided. The processor is configured to execute an instruction to store data of a plurality of registers in a memory, the instruction including a first area in which a physical address of each of the registers is written. An instruction generating apparatus is configured to generate an instruction to store data of a plurality of registers in a memory, the instruction including a first area in which a physical address of each of the registers is written. An instruction generating method includes detecting a code area that instructs to store data of a plurality of registers in a memory, from a program code. The instruction generating method further includes generating an instruction corresponding to the code area by mapping physical addresses of the registers to a first area of the instruction.
摘要翻译：提供了一种基于寄存器的物理地址使用多存储指令的处理器，装置和方法。处理器被配置为执行将多个寄存器的数据存储在存储器中的指令，该指令包括写入每个寄存器的物理地址的第一区域。指令生成装置被配置为生成将多个寄存器的数据存储在存储器中的指令，该指令包括写入每个寄存器的物理地址的第一区域。指令生成方法包括从程序代码检测指示将多个寄存器的数据存储在存储器中的代码区域。指令生成方法还包括通过将寄存器的物理地址映射到指令的第一区域来生成与代码区域相对应的指令。

6. 发明授权

US08433829B2 Direct memory access controller and method of operating the same 有权
标题翻译：直接内存访问控制器和操作方法相同
公开(公告)号：US08433829B2
公开(公告)日：2013-04-30
申请号：US12948516
申请日：2010-11-17
申请人： Ki-Seok Kwon , Jae-Un Park , Suk-Jin Kim
发明人： Ki-Seok Kwon , Jae-Un Park , Suk-Jin Kim
IPC分类号： G06F13/28
CPC分类号： G06F13/28 , G11C15/00
摘要： Provided is a Direct Memory Access (DMA) controller which provides a function of searching for a specific pattern from data being transmitted during DMA transmission. The DMA controller stores at least one pattern value. The DMA controller compares data being transmitted to a pattern value while transmitting the data using a DMA method, and generates, in response to data matching the pattern value being detected, a signal indicating that the data matching the pattern value has been detected. The DMA controller stores an address of the data matching the pattern value in response to the generated signal.
摘要翻译：提供了一种直接存储器访问（DMA）控制器，其提供了在DMA传输期间正在传输的数据中搜索特定模式的功能。 DMA控制器存储至少一个模式值。 DMA控制器在使用DMA方法发送数据的同时将正在发送的数据与模式值进行比较，并且响应于正被检测的图案值的数据匹配而产生指示已经检测到与模式值匹配的数据的信号。 DMA控制器响应于所生成的信号存储与模式值匹配的数据的地址。

7. 发明申请

US20110138086A1 DIRECT MEMORY ACCESS CONTROLLER AND METHOD OF OPERATING THE SAME 有权
标题翻译：直接存储器访问控制器及其操作方法
公开(公告)号：US20110138086A1
公开(公告)日：2011-06-09
申请号：US12948516
申请日：2010-11-17
申请人： Ki-Seok KWON , Jae-Un Park , Suk-Jin Kim
发明人： Ki-Seok KWON , Jae-Un Park , Suk-Jin Kim
IPC分类号： G06F13/28
CPC分类号： G06F13/28 , G11C15/00
摘要： Provided is a Direct Memory Access (DMA) controller which provides a function of searching for a specific pattern from data being transmitted during DMA transmission. The DMA controller stores at least one pattern value. The DMA controller compares data being transmitted to a pattern value while transmitting the data using a DMA method, and generates, in response to data matching the pattern value being detected, a signal indicating that the data matching the pattern value has been detected. The DMA controller stores an address of the data matching the pattern value in response to the generated signal.
摘要翻译：提供了一种直接存储器访问（DMA）控制器，其提供了在DMA传输期间正在传输的数据中搜索特定模式的功能。 DMA控制器存储至少一个模式值。 DMA控制器在使用DMA方法发送数据的同时将正在发送的数据与模式值进行比较，并且响应于正被检测的图案值的数据匹配而产生指示已经检测到与模式值匹配的数据的信号。 DMA控制器响应于所生成的信号存储与模式值匹配的数据的地址。

8. 发明申请

US20100268862A1 RECONFIGURABLE PROCESSOR AND METHOD OF RECONFIGURING THE SAME 有权
标题翻译：可重构处理器及其重新构造方法
公开(公告)号：US20100268862A1
公开(公告)日：2010-10-21
申请号：US12716027
申请日：2010-03-02
申请人： Jae-un PARK , Ki-seok KWON , Sang-suk LEE
发明人： Jae-un PARK , Ki-seok KWON , Sang-suk LEE
IPC分类号： G06F15/76 , G06F9/06 , G06F12/02
CPC分类号： G06F15/7867 , G06F9/30189 , G06F9/3897
摘要： A technology for controlling a reconfigurable processor is provided. The reconfigurable processor dynamically loads configuration data from a peripheral memory to a configuration memory while a program is being executed, in place of loading all compiled configuration data in advance into the configuration memory when booting commences. Accordingly, a reduction in capacity of a configuration memory may be achieved.
摘要翻译：提供了一种用于控制可重构处理器的技术。代替在启动开始时将所有编译的配置数据预先加载到配置存储器中，可重配置处理器在执行程序时将配置数据从外设存储器动态地加载到配置存储器。因此，可以实现配置存储器的容量的降低。

9. 发明申请

US20110225369A1 MULTIPORT DATA CACHE APPARATUS AND METHOD OF CONTROLLING THE SAME 有权
标题翻译：多媒体数据缓存设备及其控制方法
公开(公告)号：US20110225369A1
公开(公告)日：2011-09-15
申请号：US13036102
申请日：2011-02-28
申请人： Jae-Un PARK , Ki-Seok Kwon , Suk-Jin Kim
发明人： Jae-Un PARK , Ki-Seok Kwon , Suk-Jin Kim
IPC分类号： G06F12/08
CPC分类号： G06F12/0846 , G06F12/0857
摘要： A multiport data cache apparatus and a method of controlling the same are provided. The multiport data cache apparatus includes a plurality of cache banks configured to share a cache line, and a data cache controller configured to receive cache requests for the cache banks, each of which including a cache bank identifier, transfer the received cache requests to the respective cache banks according to the cache bank identifiers, and process the cache requests independently from one another.
摘要翻译：提供了一种多端口数据缓存装置及其控制方法。多端口数据高速缓存装置包括配置成共享高速缓存行的多个高速缓冲存储器组，以及数据高速缓存控制器，被配置为接收高速缓冲存储器的缓存请求，每个高速缓冲存储器包括高速缓存存储体标识符，根据缓存存储体标识符缓存存储器，并且彼此独立地处理缓存请求。

10. 发明申请

US20120166762A1 COMPUTING APPARATUS AND METHOD BASED ON A RECONFIGURABLE SINGLE INSTRUCTION MULTIPLE DATA (SIMD) ARCHITECTURE 审中-公开
标题翻译：基于可重构单个指令多种数据（SIMD）架构的计算机和方法
公开(公告)号：US20120166762A1
公开(公告)日：2012-06-28
申请号：US13179367
申请日：2011-07-08
申请人： Jae Un Park , Suk-Jin Kim , Scott Mahlke , Yong-Jun Park
发明人： Jae Un Park , Suk-Jin Kim , Scott Mahlke , Yong-Jun Park
IPC分类号： G06F15/80 , G06F9/02
CPC分类号： G06F15/7867 , G06F9/30065 , G06F9/3828 , G06F9/3887 , G06F9/3897 , G06F15/8015
摘要： Provided are a computing apparatus and method based on SIMD architecture capable of supporting various SIMD widths without wasting resources. The computing apparatus includes a plurality of configurable execution cores (CECs) that have a plurality of execution modes, and a controller for detecting a loop region from a program, determining a Single Instruction Multiple Data (SIMD) width for the detected loop region, and determining an execution mode of the processor according to the determined SIMD width.
摘要翻译：提供了一种基于SIMD架构的计算装置和方法，其能够在不浪费资源的情况下支持各种SIMD宽度。计算装置包括具有多个执行模式的多个可配置执行核心（CEC），以及用于检测来自程序的环路区域的控制器，确定检测到的环路区域的单指令多数据（SIMD）宽度，以及根据确定的SIMD宽度确定处理器的执行模式。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式