专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20130318324A1 MINICORE-BASED RECONFIGURABLE PROCESSOR AND METHOD OF FLEXIBLY PROCESSING MULTIPLE DATA USING THE SAME 审中-公开
标题翻译：基于MINICORE的可重构处理器和使用该方法灵活处理多个数据的方法
公开(公告)号：US20130318324A1
公开(公告)日：2013-11-28
申请号：US13766173
申请日：2013-02-13
申请人： Dong-Kwan SUH
发明人： Dong-Kwan SUH
IPC分类号： G06F15/80
CPC分类号： G06F15/8023
摘要： A minicore-based reconfigurable processor and a method of flexibly processing multiple data using the same are provided. The reconfigurable processor includes minicores, each of the minicores including function units configured to perform different operations, respectively. The reconfigurable processor further includes a processing unit configured to activate two or more function units of two or more respective minicores, among the minicores, that are configured to perform an operation of a single instruction multiple data (SIMD) instruction, the processing unit further configured to execute the SIMD instruction using the activated two or more function units.
摘要翻译：提供了一种基于微型芯片的可重构处理器和一种灵活处理使用其的多个数据的方法。可重配置处理器包括小型机，每个小型机分别包括被配置为执行不同操作的功能单元。该可重配置处理器还包括处理单元，该处理单元被配置为激活两个或更多个相应微型小区的功能单元，所述两个或更多个相应的微型设备被配置为执行单指令多数据（SIMD）指令的操作，所述处理单元进一步配置使用激活的两个或更多个功能单元执行SIMD指令。

2. 发明授权

US08095806B2 Method of power simulation and power simulator 有权
标题翻译：功率模拟和功率模拟器的方法
公开(公告)号：US08095806B2
公开(公告)日：2012-01-10
申请号：US12024694
申请日：2008-02-01
申请人： Dong Kwan Suh , Soojung Ryu , Dong-Hoon Yoo , Il Hyun Park
发明人： Dong Kwan Suh , Soojung Ryu , Dong-Hoon Yoo , Il Hyun Park
IPC分类号： G06F1/26 , G06F1/32
CPC分类号： G06F17/5022
摘要： Disclosed are a method of simulating power and a power simulator. The power simulator includes a static information extracting unit that extracts static information with respect to execution of the second instruction; a dynamic information extracting unit that extracts dynamic information with respect to the execution of the second instruction; and a calculation unit that calculates an estimated power of the processor based on the static information and the dynamic information.
摘要翻译：公开了一种模拟功率和功率模拟器的方法。功率模拟器包括静态信息提取单元，其提取关于执行第二指令的静态信息; 动态信息提取单元，提取关于所述第二指令的执行的动态信息; 以及计算单元，其基于静态信息和动态信息来计算处理器的估计功率。

3. 发明申请

US20110219193A1 PROCESSOR AND MEMORY CONTROL METHOD 有权
标题翻译：处理器和存储器控制方法
公开(公告)号：US20110219193A1
公开(公告)日：2011-09-08
申请号：US13045752
申请日：2011-03-11
申请人： Il Hyun Park , Soojung Ryu , Dong-Hoon Yoo , Dong Kwan Suh , Jeongwook Kim , Choon Ki Jang
发明人： Il Hyun Park , Soojung Ryu , Dong-Hoon Yoo , Dong Kwan Suh , Jeongwook Kim , Choon Ki Jang
IPC分类号： G06F12/08
CPC分类号： G06F12/08 , G06F9/5016 , G06F12/0871
摘要： A processor and a memory management method are provided. The processor includes a processor core, a cache which transceives data to/from the processor core via a single port, and stores the data accessed by the processor core, and a Scratch Pad Memory (SPM) which transceives the data to/from the processor core via at least one of a plurality of multi ports.
摘要翻译：提供了处理器和存储器管理方法。处理器包括处理器核心，经由单个端口向处理器核心传送数据的高速缓冲存储器，并存储由处理器核心访问的数据，以及将数据传送到处理器或从处理器收发的暂存器存储器（SPM）核心经由多个多端口中的至少一个。

4. 发明申请

US20080158238A1 FORMAT CONVERSION APPARATUS FROM BAND INTERLEAVE FORMAT TO BAND SEPARATE FORMAT 有权
标题翻译：格式转换装置从条带间隔格式到单独格式
公开(公告)号：US20080158238A1
公开(公告)日：2008-07-03
申请号：US11769319
申请日：2007-06-27
申请人： Jong Myon KIM , Jun Jin KONG , Jeongwook KIM , Suk Jin KIM , Soojung RYU , Kyoung June MIN , Dong-Hoon YOO , Dong Kwan SUH , Yeon Gon CHO
发明人： Jong Myon KIM , Jun Jin KONG , Jeongwook KIM , Suk Jin KIM , Soojung RYU , Kyoung June MIN , Dong-Hoon YOO , Dong Kwan SUH , Yeon Gon CHO
IPC分类号： G09G5/36 , G06F12/00 , G06T1/60
CPC分类号： G06T3/606
摘要： A format conversion apparatus which converts image data of a band interleave format into image data of a band separate format is provided. The apparatus includes a memory which stores image data of a band interleave format; and a converting module which reads the memory by increasing a read address of the memory for each stride, and converts the image data of the band interleave format into image data of a band separate format.
摘要翻译：提供将频带交织格式的图像数据转换成带分离格式的图像数据的格式转换装置。该装置包括：存储器，其存储频带交织格式的图像数据; 以及转换模块，其通过增加每个步幅的存储器的读取地址来读取存储器，并将频带交织格式的图像数据转换为带分离格式的图像数据。

5. 发明授权

US09015451B2 Processor including a cache and a scratch pad memory and memory control method thereof 有权
标题翻译：处理器包括高速缓存和临时存储器及其存储器控制方法
公开(公告)号：US09015451B2
公开(公告)日：2015-04-21
申请号：US12048658
申请日：2008-03-14
申请人： Il Hyun Park , Soojung Ryu , Dong-Hoon Yoo , Dong Kwan Suh , Jeongwook Kim , Choon Ki Jang
发明人： Il Hyun Park , Soojung Ryu , Dong-Hoon Yoo , Dong Kwan Suh , Jeongwook Kim , Choon Ki Jang
IPC分类号： G06F15/00 , G06F7/38 , G06F9/00 , G06F9/44 , G06F9/38
CPC分类号： G06F9/3824 , G06F9/383 , G06F9/3885
摘要： A processor and a memory management method are provided. The processor includes a processor core, a cache which transceives data to/from the processor core via a single port, and stores the data accessed by the processor core, and a Scratch Pad Memory (SPM) which transceives the data to/from the processor core via at least one of a plurality of multi ports.
摘要翻译：提供了处理器和存储器管理方法。处理器包括处理器核心，经由单个端口向处理器核心传送数据的高速缓冲存储器，并存储由处理器核心访问的数据，以及将数据传送到处理器或从处理器收发的暂存器存储器（SPM）核心经由多个多端口中的至少一个。

6. 发明授权

US08793437B2 Cache memory system using temporal locality information and a data storage method 有权
标题翻译：高速缓冲存储器系统使用时间局部性信息和数据存储方法
公开(公告)号：US08793437B2
公开(公告)日：2014-07-29
申请号：US11835635
申请日：2007-08-08
申请人： Jong Myon Kim , Soojung Ryu , Dong-Hoon Yoo , Dong Kwan Suh , Jeongwook Kim
发明人： Jong Myon Kim , Soojung Ryu , Dong-Hoon Yoo , Dong Kwan Suh , Jeongwook Kim
IPC分类号： G06F12/00 , G06F13/00 , G06F13/28
CPC分类号： G06F12/0897 , G06F12/123
摘要： A cache memory system using temporal locality information and a data storage method are provided. The cache memory system including: a main cache which stores data accessed by a central processing unit; an extended cache which stores the data if the data is evicted from the main cache; and a separation cache which stores the data of the extended cache when the data of the extended cache is evicted from the extended cache and temporal locality information corresponding to the data of the extended cache satisfies a predetermined condition.
摘要翻译：提供了一种使用时间局部性信息和数据存储方法的缓存存储器系统。高速缓冲存储器系统包括：主缓存器，其存储由中央处理单元访问的数据; 如果数据从主缓存中逐出，则存储数据的扩展高速缓存; 以及分离高速缓存，当扩展高速缓冲存储器的数据从扩展高速缓存中逐出时存储扩展高速缓存的数据，并且与扩展高速缓冲存储器的数据相对应的时间位置信息满足预定条件。

7. 发明申请

US20110219207A1 RECONFIGURABLE PROCESSOR AND RECONFIGURABLE PROCESSING METHOD 有权
标题翻译：可重构处理器和可重构处理方法
公开(公告)号：US20110219207A1
公开(公告)日：2011-09-08
申请号：US12987391
申请日：2011-01-10
申请人： Dong-Kwan Suh , Hyeong-Seok Yu , Suk-Jin Kim
发明人： Dong-Kwan Suh , Hyeong-Seok Yu , Suk-Jin Kim
IPC分类号： G06F15/76 , G06F9/22
CPC分类号： G06F9/22 , G06F15/76 , G06F15/7867
摘要： A reconfigurable processor for efficiently performing a vector operation, and a method of controlling the reconfigurable processor are provided. The reconfigurable processor designates at least one of a plurality of processing elements as a vector lane based on vector lane configuration information, and allocates a vector operation to the designated vector lane.
摘要翻译：提供了一种用于有效执行向量操作的可重构处理器，以及一种控制可重构处理器的方法。可重配置处理器基于向量车道配置信息将多个处理元件中的至少一个指定为向量车道，并且向指定的向量车道分配向量操作。

8. 发明授权

US09135003B2 Reconfigurable processor and reconfigurable processing method of vector operation using vector lane configuration information 有权
标题翻译：使用向量车道配置信息的可重构处理器和向量运算的可重构处理方法
公开(公告)号：US09135003B2
公开(公告)日：2015-09-15
申请号：US12987391
申请日：2011-01-10
申请人： Dong-Kwan Suh , Hyeong-Seok Yu , Suk-Jin Kim
发明人： Dong-Kwan Suh , Hyeong-Seok Yu , Suk-Jin Kim
IPC分类号： G06F9/44 , G06F9/22 , G06F15/78 , G06F15/76
CPC分类号： G06F9/22 , G06F15/76 , G06F15/7867
摘要： A reconfigurable processor for efficiently performing a vector operation, and a method of controlling the reconfigurable processor are provided. The reconfigurable processor designates at least one of a plurality of processing elements as a vector lane based on vector lane configuration information, and allocates a vector operation to the designated vector lane.
摘要翻译：提供了一种用于有效执行向量操作的可重构处理器，以及一种控制可重构处理器的方法。可重配置处理器基于向量车道配置信息将多个处理元件中的至少一个指定为向量车道，并且向指定的向量车道分配向量操作。

9. 发明授权

US08395630B2 Format conversion apparatus from band interleave format to band separate format 有权
标题翻译：格式转换装置从频带交织格式到频带分离格式
公开(公告)号：US08395630B2
公开(公告)日：2013-03-12
申请号：US11769319
申请日：2007-06-27
申请人： Jong Myon Kim , Jun Jin Kong , Jeongwook Kim , Suk Jin Kim , Soojung Ryu , Kyoung June Min , Dong-Hoon Yoo , Dong Kwan Suh , Yeon Gon Cho
发明人： Jong Myon Kim , Jun Jin Kong , Jeongwook Kim , Suk Jin Kim , Soojung Ryu , Kyoung June Min , Dong-Hoon Yoo , Dong Kwan Suh , Yeon Gon Cho
IPC分类号： G09G5/39
CPC分类号： G06T3/606
摘要： A format conversion apparatus which converts image data of a band interleave format into image data of a band separate format is provided. The apparatus includes a memory which stores image data of a band interleave format; and a converting module which reads the memory by increasing a read address of the memory for each stride, and converts the image data of the band interleave format into image data of a band separate format.
摘要翻译：提供将频带交织格式的图像数据转换成带分离格式的图像数据的格式转换装置。该装置包括：存储器，其存储频带交织格式的图像数据; 以及转换模块，其通过增加每个步幅的存储器的读取地址来读取存储器，并将频带交织格式的图像数据转换为带分离格式的图像数据。

10. 发明申请

US20120124117A1 FUSED MULTIPLY-ADD APPARATUS AND METHOD 有权
标题翻译：熔融多媒体设备和方法
公开(公告)号：US20120124117A1
公开(公告)日：2012-05-17
申请号：US13153885
申请日：2011-06-06
申请人： Hyeong-Seok Yu , Dong-Kwan Suh , Suk-Jin Kim , San Kim , Yong-Surk Lee
发明人： Hyeong-Seok Yu , Dong-Kwan Suh , Suk-Jin Kim , San Kim , Yong-Surk Lee
IPC分类号： G06F7/487 , G06F7/485 , G06F5/01
CPC分类号： G06F7/483 , G06F7/5443
摘要： A fixed multiply-add (FMA) apparatus and method are provided. The FMA apparatus includes a partial product generator configured to generate a partial sum and a partial carry, a carry save adder configured to generate a partial sum having a first bit size and a partial carry having the first bit size by adding the partial sum and the partial carry to least significant bits (LSBs) of the mantissa of a third floating-point number, a carry select adder configured to generate a mantissa having a second bit size by adding the first bit-size partial sum and the first bit-size partial carry to most significant bits (MSBs) of the third floating-point number, and a selector configured to transmit the first bit-size partial sum and the first bit-size partial carry to the carry save adder or the carry select adder according to whether the mantissa of the third floating-point number is zero.
摘要翻译：提供固定的乘法（FMA）装置和方法。该FMA装置包括：部分乘积发生器，被配置为产生部分和和部分进位;进位保存加法器，被配置为通过将部分和和相加来产生具有第一位大小的部分和和具有第一位大小的部分进位部分进位到第三浮点数的尾数的最低有效位（LSB），进位选择加法器，被配置为通过将第一位大小部分和和第一位大小部分相加来生成具有第二位大小的尾数携带到第三浮点数的最高有效位（MSB），以及选择器，被配置为根据是否将第一位大小部分和和第一位大小部分进位发送到进位存储加法器或进位选择加法器第三个浮点数的尾数为零。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式