会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 62. 发明授权
      US5407870A Process for fabricating a semiconductor device having a high reliability dielectric material 失效
    • Process for fabricating a semiconductor device having a high reliability dielectric material
    • 制造具有高可靠性电介质材料的半导体器件的工艺
    • US5407870A
    • 1995-04-18
    • US71885
    • 1993-06-07
    • Yoshio Okada , Philip J. Tobin
    • Yoshio Okada , Philip J. Tobin
    • H01L21/28 , H01L21/336 , H01L29/51 , H01L21/285
    • H01L21/28273 , H01L21/28167 , H01L21/28176 , H01L29/511 , H01L29/66825
    • A process for fabricating a high-reliability composite dielectric layer (19) includes the formation of a first oxynitride layer (14) on the surface (12) of a silicon substrate (10). The formation of the first oxynitride layer (14) is followed by an oxidation step to form a silicon dioxide layer (16) at the surface (12) of the substrate (10) and underlying the first oxynitride layer (14). The composite dielectric layer (19) is completed by exposing the substrate (10) to nitrous oxide, and diffusing a nitrogen bearing species through both the silicon dioxide layer (16) and the first oxynitride layer (14) to form a second oxynitride layer (18) underlying the silicon dioxide layer (16). The composite dielectric layer (19) exhibits a nitrogen-rich region at the interface between second oxynitride layer (18) and the silicon substrate (10). A second nitrogen rich region is also formed near the surface of the first oxynitride layer (14).
    • 制造高可靠性复合电介质层（19）的工艺包括在硅衬底（10）的表面（12）上形成第一氮氧化物层（14）。 第一氮氧化物层（14）的形成之后是氧化步骤，以在衬底（10）的表面（12）处形成二氧化硅层（16），并且位于第一氮氧化物层（14）下方。 通过将基板（10）暴露于一氧化二氮并通过二氧化硅层（16）和第一氮氧化物层（14）两者扩散含氮物质来形成复合介电层（19），以形成第二氮氧化物层 18）位于二氧化硅层（16）下面。 复合电介质层（19）在第二氧氮化物层（18）和硅衬底（10）之间的界面处显示富氮区域。 在第一氮氧化物层（14）的表面附近还形成有第二富氮区域。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 64. 发明授权
      US4994874A Input protection circuit for semiconductor integrated circuit device 失效
    • Input protection circuit for semiconductor integrated circuit device
    • 半导体集成电路器件的输入保护电路
    • US4994874A
    • 1991-02-19
    • US425950
    • 1989-10-24
    • Mitsuru Shimizu , Yoshio Okada , Syuso Fujii , Shozo Saito
    • Mitsuru Shimizu , Yoshio Okada , Syuso Fujii , Shozo Saito
    • H01L27/04 , H01L21/822 , H01L23/60 , H01L27/02
    • H01L27/0259
    • First to third N.sup.+ -type impurity regions are formed separately from one another by a preset distance in the surface area of a P-type semiconductor substrate or a P-well region formed in an N-type semiconductor substrate. The first impurity region is connected to a power source and the second impurity region is connected to a ground terminal. The third impurity region formed between the first and second impurity regions is connected to one end of an input protection resistor which is connected at the other end to a signal input pad. The first impurity region, the third impurity region and that portion of the P-type semiconductor substrate or P-well region which lies between the first and third impurity regions constitute a first bipolar transistor for input protection and the second impurity region, the third impurity region and that portion of the P-type semiconductor substrate or P-well region which lies between the second and third impurity regions constitute a second bipolar transistor for input protection. The resistor and the first and second bipolar transistors constitute an input protection circuit.
    • 在N型半导体衬底中形成的P型半导体衬底或P阱区域的表面区域中，第一至第三N +型杂质区彼此分开地预定距离地形成。 第一杂质区域连接到电源，第二杂质区域连接到接地端子。 形成在第一和第二杂质区域之间的第三杂质区域连接到另一端连接到信号输入焊盘的输入保护电阻器的一端。 位于第一和第三杂质区域之间的第一杂质区域，第三杂质区域和P型半导体衬底或P阱区域的部分构成用于输入保护的第一双极晶体管，第二杂质区域，第三杂质区域 位于第二和第三杂质区之间的P型半导体衬底或P阱区的部分构成用于输入保护的第二双极晶体管。 电阻器和第一和第二双极晶体管构成输入保护电路。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 66. 发明授权
      US4788668A Dynamic type memory device including a reference potential generating circuit arrangement 失效
    • Dynamic type memory device including a reference potential generating circuit arrangement
    • 包括参考电位发生电路装置的动态型存储装置
    • US4788668A
    • 1988-11-29
    • US824647
    • 1986-01-31
    • Yoshio Okada
    • Yoshio Okada
    • G11C11/401 , G11C11/409 , G11C11/4099 , G11C7/00 , G11C11/24
    • G11C11/4099
    • A dynamic type memory device includes a plurality of one-transistor/one-capacitor type memory cells which are arranged in a matrix, first bit lines connected to the memory cells, second bit lines, and first capacitors respectively connected to the second bit lines and having a capacitance equal to 1/2 of that of the memory cell capacitor. This memory device further has second capacitors respectively connected to the second bit lines and having a capacitance equal to 1/2 of that of the memory cell capacitor, first switching transistors connected respectively between a power source terminal and the first capacitors, and second switching transistors connected respectively between a ground terminal and the second capacitors.
    • 一种动态型存储器件包括以矩阵形式布置的多个单晶体管/一电容型存储单元，连接到存储单元的第一位线，第二位线和分别连接到第二位线的第一电容器和 具有等于​​存储单元电容器的电容的1/2的电容。 该存储器件还具有分别连接到第二位线并具有等于存储单元电容器的1/2的电容的第二电容器，分别连接在电源端子和第一电容器之间的第一开关晶体管和第二开关晶体管 分别连接在接地端子和第二电容器之间。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号