专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201629956A 記憶元件以及在記憶元件中執行寫入動作的方法审中-公开
简体标题：记忆组件以及在记忆组件中运行写入动作的方法
公开(公告)号：TW201629956A
公开(公告)日：2016-08-16
申请号：TW104134545
申请日：2015-10-21
申请人： ARM股份有限公司 , ARM LIMITED
发明人：亞瑟諾瓦普拉曼亞瑟諾瓦 , ASENOV, PLAMEN ASENOV , 紐大衛安東尼 , NEW, DAVID ANTHONY , 霍克塞保羅戴倫 , HOXEY, PAUL DARREN
IPC分类号： G11C7/12 , G11C7/22 , G11C8/08
CPC分类号： G11C7/12 , G11C7/22 , G11C7/227 , G11C8/08 , G11C8/18 , G11C11/418 , G11C11/419
摘要：本發明提供用於在包含記憶單元陣列之記憶元件內執行寫入動作的技術。使用字線驅動器電路系統以確認字線信號以激活此陣列中之經定址記憶單元。寫入驅動器電路系統用以執行寫入動作以寫入資料值至此經定址記憶單元中，且回應於在此寫入動作期間之寫入輔助賦能信號之確認以實施寫入輔助機制。此外，控制電路系統用以根據此寫入輔助賦能信號之確認時序控制此字線信號之確認時序。已發現，藉由使字線信號之確認時序取決於確認寫入輔助賦能信號之時序，顯著地改良記憶單元之可寫入性。
简体摘要：本发明提供用于在包含记忆单元数组之记忆组件内运行写入动作的技术。使用字线驱动器电路系统以确认字线信号以激活此数组中之经寻址记忆单元。写入驱动器电路系统用以运行写入动作以写入数据值至此经寻址记忆单元中，且回应于在此写入动作期间之写入辅助赋能信号之确认以实施写入辅助机制。此外，控制电路系统用以根据此写入辅助赋能信号之确认时序控制此字线信号之确认时序。已发现，借由使字线信号之确认时序取决于确认写入辅助赋能信号之时序，显着地改良记忆单元之可写入性。

2. 发明专利

TWI500035B 在記憶體中支援掃描功能有权
简体标题：在内存中支持扫描功能
公开(公告)号：TWI500035B
公开(公告)日：2015-09-11
申请号：TW099131658
申请日：2010-09-17
申请人： ARM股份有限公司 , ARM LIMITED
发明人：鍾怡康 , CHONG, YEW KEONG , 揚葛斯 , YEUNG, GUS , 霍克塞保羅戴倫 , HOXEY, PAUL DARREN , 休斯保羅斯坦利 , HUGHES, PAUL STANLEY , 瓦戈納加里羅伯特 , WAGGONER, GARY ROBERT
IPC分类号： G11C29/32
CPC分类号： G11C29/32 , G11C2029/3202

3. 发明专利

TWI506955B 對閂鎖電路提供額外輸入有权
简体标题：对闩锁电路提供额外输入
公开(公告)号：TWI506955B
公开(公告)日：2015-11-01
申请号：TW099130521
申请日：2010-09-09
申请人： ARM股份有限公司 , ARM LIMITED
发明人：霍克塞保羅戴倫 , HOXEY, PAUL DARREN
IPC分类号： H03K3/027 , G11C7/10
CPC分类号： H03K3/356121 , G11C7/106 , G11C7/1087 , G11C11/412

4. 发明专利

TW201131571A 在記憶體中支援掃描功能 SUPPORTING SCAN FUNCTIONS WITHIN MEMORIES 审中-公开
简体标题：在内存中支持扫描功能 SUPPORTING SCAN FUNCTIONS WITHIN MEMORIES
公开(公告)号：TW201131571A
公开(公告)日：2011-09-16
申请号：TW099131658
申请日：2010-09-17
申请人： ARM股份有限公司
发明人：鍾怡康 , 揚葛斯 , 霍克塞保羅戴倫 , 休斯保羅斯坦利 , 瓦戈納加里羅伯特
IPC分类号： G11C
CPC分类号： G11C29/32 , G11C2029/3202
摘要：本發明揭示一種記憶體,包含:一儲存陣列,用於儲存資料;和存取電路,用於傳輸資料到該儲存陣列且從該儲存陣列傳輸資料。該存取電路形成一資料路徑,用於將資料輸入和輸出到該儲存陣列。該存取電路包含:一鎖存器,其經組態以回應一第一時脈信號的一第一相位來進行鎖存,和一另一鎖存器,其經組態以回應一第二時脈信號的一第二相位來進行鎖存,該另一鎖存器包含:一輸出鎖存器,用於從該儲存陣列輸出該資料,且該第一時脈信號和第二時脈信號是互相同步的。該記憶體進一步包含:一多工器、一掃描輸入(scan input)和一掃描致能輸入(scan enable input),回應該掃描致能輸入處的一設置掃描致能信號以形成一掃描路徑的該多工器包含:該鎖存器和另一鎖存器,其連接在一起從而形成一主從正反器,以使得當該掃描致能信號被設置時,該掃描輸入處輸入的掃描資料通過該主從正反器而不通過該儲存陣列,且由該輸出鎖存器來輸出。
简体摘要：本发明揭示一种内存,包含:一存储数组,用于存储数据;和存取电路,用于传输数据到该存储数组且从该存储数组传输数据。该存取电路形成一数据路径,用于将数据输入和输出到该存储数组。该存取电路包含:一锁存器,其经组态以回应一第一时脉信号的一第一相位来进行锁存,和一另一锁存器,其经组态以回应一第二时脉信号的一第二相位来进行锁存,该另一锁存器包含:一输出锁存器,用于从该存储数组输出该数据,且该第一时脉信号和第二时脉信号是互相同步的。该内存进一步包含:一多任务器、一扫描输入(scan input)和一扫描致能输入(scan enable input),回应该扫描致能输入处的一设置扫描致能信号以形成一扫描路径的该多任务器包含:该锁存器和另一锁存器,其连接在一起从而形成一主从正反器,以使得当该扫描致能信号被设置时,该扫描输入处输入的扫描数据通过该主从正反器而不通过该存储数组,且由该输出锁存器来输出。

5. 发明专利

TW201112635A 對閂鎖電路提供額外輸入 PROVIDING ADDITIONAL INPUTS TO A LATCH CIRCUIT 审中-公开
简体标题：对闩锁电路提供额外输入 PROVIDING ADDITIONAL INPUTS TO A LATCH CIRCUIT
公开(公告)号：TW201112635A
公开(公告)日：2011-04-01
申请号：TW099130521
申请日：2010-09-09
申请人： ARM股份有限公司
发明人：霍克塞保羅戴倫
IPC分类号： H03K , G11C
CPC分类号： H03K3/356121 , G11C7/106 , G11C7/1087 , G11C11/412
摘要：在此揭示用以保持並發送輸入資料値的閂鎖電路、記憶體、與用以保持並發送資料的方法。閂鎖電路包含:用以接收資料値的第一輸入端;用以輸出資料値的輸出端;資料傳輸路徑,其包含用以自第一輸入端發送資料値至輸出端的發送裝置;用以保持資料値的回授迴路,回授迴路包含發送裝置與增進裝置(further device),增進裝置經組態以回應於啓動訊號以在啓動訊號被確立(assertion)時開啓,並在啓動訊號未確立(no assertion)時關閉,回授迴路在增進裝置關閉時不保持資料;回授迴路更包含多工器,多工器經組態成,若非將資料發送裝置連接至增進裝置以形成回授迴路,則係將第二輸入端連接至增進裝置以形成第二資料傳輸路徑,第二資料傳輸路徑係自第二輸入端通過增進裝置以及發送裝置至輸出端。
简体摘要：在此揭示用以保持并发送输入数据値的闩锁电路、内存、与用以保持并发送数据的方法。闩锁电路包含:用以接收数据値的第一输入端;用以输出数据値的输出端;数据传输路径,其包含用以自第一输入端发送数据値至输出端的发送设备;用以保持数据値的回授回路,回授回路包含发送设备与增进设备(further device),增进设备经组态以回应于启动信号以在启动信号被确立(assertion)时开启,并在启动信号未确立(no assertion)时关闭,回授回路在增进设备关闭时不保持数据;回授回路更包含多任务器,多任务器经组态成,若非将数据发送设备连接至增进设备以形成回授回路,则系将第二输入端连接至增进设备以形成第二数据传输路径,第二数据传输路径系自第二输入端通过增进设备以及发送设备至输出端。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式