专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201810663A 針對氮化鎵(GaN)增強模式電晶體效能之閘極堆疊設計审中-公开
简体标题：针对氮化镓(GaN)增强模式晶体管性能之闸极堆栈设计
公开(公告)号：TW201810663A
公开(公告)日：2018-03-16
申请号：TW106117882
申请日：2017-05-31
申请人：英特爾公司 , INTEL CORPORATION
发明人：達斯古普塔聖沙普塔克 , DASGUPTA, SANSAPTAK , 鄧漢威 , THEN, HAN WUI , 拉多沙弗傑維克馬克 , RADOSAVLJEVIC, MARKO , 加德納聖茲 K. , GARDNER, SANAZ K. , 宋承勳 , SUNG, SEUNG HOON
IPC分类号： H01L29/778 , H01L29/66
CPC分类号： H01L29/7786 , H01L29/0649 , H01L29/0847 , H01L29/2003 , H01L29/4236 , H01L29/432 , H01L29/4966 , H01L29/513 , H01L29/517
摘要：所揭示的是一種用於抑制III-V電晶體裝置中電荷漏電之閘極堆疊。此等技巧特別適用於增強模式MOSHEMT，但也可用於易受電荷溢失影響之其他電晶體設計、及閘極堆疊中非期望之通道形成。在一例示性實施例中，此等技巧是落實於在一氮化鎵(GaN)通道層上方具有一III-N閘極堆疊之一電晶體中。閘極堆疊組配有一較厚屏障結構及寬能隙III-N材料，用以防止或按其他方式降低高閘極電壓下因穿隧或熱離子程序所產生之通道電荷溢失。屏障結構被組配來管理晶格失配狀況，以便提供一穩健的高效能電晶體設計。在一些狀況中，閘極堆疊與一存取區極化層搭配用於誘發通道層中之二維電子氣(2DEG)。
简体摘要：所揭示的是一种用于抑制III-V晶体管设备中电荷漏电之闸极堆栈。此等技巧特别适用于增强模式MOSHEMT，但也可用于易受电荷溢失影响之其他晶体管设计、及闸极堆栈中非期望之信道形成。在一例示性实施例中，此等技巧是落实于在一氮化镓(GaN)信道层上方具有一III-N闸极堆栈之一晶体管中。闸极堆栈组配有一较厚屏障结构及宽能隙III-N材料，用以防止或按其他方式降低高闸极电压下因穿隧或热离子进程所产生之信道电荷溢失。屏障结构被组配来管理晶格失配状况，以便提供一稳健的高性能晶体管设计。在一些状况中，闸极堆栈与一存取区极化层搭配用于诱发信道层中之二维电子气(2DEG)。

2. 发明专利

TW201801188A 使用斜角蝕刻之微電子電晶體源極/汲極形成之技術审中-公开
简体标题：使用斜角蚀刻之微电子晶体管源极/汲极形成之技术
公开(公告)号：TW201801188A
公开(公告)日：2018-01-01
申请号：TW106104099
申请日：2017-02-08
申请人：英特爾公司 , INTEL CORPORATION
发明人：宋承勳 , SUNG, SEUNG HOON , 特柯特羅伯特 B. , TURKOT, ROBERT B. , 拉多沙弗傑維克馬克 , RADOSAVLJEVIC, MARKO , 鄧漢威 , THEN, HAN WUI , 瑞奇馬迪威利 , RACHMADY, WILLY , 達斯古普塔聖沙普塔克 , DASGUPTA, SANSAPTAK , 喀瓦里洛斯傑克 T. , KAVALIEROS, JACK T.
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/66659 , H01L29/66356 , H01L29/66636 , H01L29/7391
摘要：本說明係有關於使用斜角蝕刻製造微電子電晶體源極及/或汲極區域。在一實施例中，一微電子電晶體可藉由使用一斜角蝕刻形成以減少形成p型摻雜區域及n型摻雜區域所需之遮蔽步驟數目。在其他實施例中，可使用斜角蝕刻在一電晶體閘極之相對側上形成非對稱分隔件，其中該等非對稱分隔件可產生非對稱源極/汲極組態。
简体摘要：本说明系有关于使用斜角蚀刻制造微电子晶体管源极及/或汲极区域。在一实施例中，一微电子晶体管可借由使用一斜角蚀刻形成以减少形成p型掺杂区域及n型掺杂区域所需之屏蔽步骤数目。在其他实施例中，可使用斜角蚀刻在一晶体管闸极之相对侧上形成非对称分隔件，其中该等非对称分隔件可产生非对称源极/汲极组态。

3. 发明专利

TW201810612A 氮化鎵及自對齊薄體第IV族電晶體之共整合技術审中-公开
简体标题：氮化镓及自对齐薄体第IV族晶体管之共集成技术
公开(公告)号：TW201810612A
公开(公告)日：2018-03-16
申请号：TW106116514
申请日：2017-05-18
申请人：英特爾公司 , INTEL CORPORATION
发明人：達斯古普塔聖沙普塔克 , DASGUPTA, SANSAPTAK , 鄧漢威 , THEN, HAN WUI , 拉多沙弗傑維克馬克 , RADOSAVLJEVIC, MARKO , 加德納聖茲 K. , GARDNER, SANAZ K. , 艾加巴伯夫帕維爾 M. , AGABABOV, PAVEL M.
IPC分类号： H01L27/06 , H01L29/45 , H01L21/8252 , H01L21/8238
CPC分类号： H01L21/8238 , H01L21/8252 , H01L27/06 , H01L29/2003 , H01L29/7786
摘要：本案揭示形成使用共整合第III族-N電晶體及第IV族電晶體來組配之積體電路的技術。不同電晶體可在共同基板上以相鄰方式或以其他方式彼此鄰近地形成。基板係絕緣體上半導體組態。根據一實施例，使用相鄰III-N電晶體之結構特徵來界定介入第IV族電晶體之結構特徵。因此，舉例而言，在一些情況下，III-N電晶體結構之特徵最初用作圖案化介入第IV族電晶體結構之遮罩，繼而稍後用作III-N電晶體結構之部分。在其他情況下，III-N電晶體結構在性質上係耗蝕性的，因為其在形成第IV族電晶體特徵之後予以移除。自對齊共置技術可用於顯著減少形成混合電晶體技術(例如，在GaN電晶體之間的含矽電晶體)所需要的整合處理。
简体摘要：本案揭示形成使用共集成第III族-N晶体管及第IV族晶体管来组配之集成电路的技术。不同晶体管可在共同基板上以相邻方式或以其他方式彼此邻近地形成。基板系绝缘体上半导体组态。根据一实施例，使用相邻III-N晶体管之结构特征来界定介入第IV族晶体管之结构特征。因此，举例而言，在一些情况下，III-N晶体管结构之特征最初用作图案化介入第IV族晶体管结构之遮罩，继而稍后用作III-N晶体管结构之部分。在其他情况下，III-N晶体管结构在性质上系耗蚀性的，因为其在形成第IV族晶体管特征之后予以移除。自对齐共置技术可用于显着减少形成混合晶体管技术(例如，在GaN晶体管之间的含硅晶体管)所需要的集成处理。

4. 发明专利

TW201803122A 用以降低電容及電阻之電晶體閘極溝槽工程审中-公开
简体标题：用以降低电容及电阻之晶体管闸极沟槽工程
公开(公告)号：TW201803122A
公开(公告)日：2018-01-16
申请号：TW106105438
申请日：2017-02-18
申请人：英特爾公司 , INTEL CORPORATION
发明人：宋承勳 , SUNG, SEUNG HOON , 瑞奇馬迪威利 , RACHMADY, WILLY , 喀瓦里洛斯傑克 T. , KAVALIEROS, JACK T. , 鄧漢威 , THEN, HAN WUI , 拉多沙弗傑維克馬克 , RADOSAVLJEVIC, MARKO
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/78 , H01L21/28114 , H01L29/42368 , H01L29/42376 , H01L29/4983 , H01L29/66545 , H01L29/66553 , H01L29/66606
摘要：本發明揭示用以降低電容及電阻之電晶體閘極溝槽工程之技術。側壁間隔件有時稱為閘極間隔件，或更一般地，間隔件，可經形成於電晶體閘極之任一側上以幫助降低該閘極-源極/汲極電容。在虛擬閘極材料在例如替換閘極製程期間自該等間隔件之間移除以形成該閘極溝槽區之後，此類間隔件可界定閘極溝槽。在一些狀況下，為減少該閘極溝槽區內側之電阻，技術可經執行來形成多層閘極或閘極電極，其中該多層閘極包括第一金屬及該第一金屬上方的第二金屬，其中該第二金屬包括相較於該第一金屬的較低電阻率性質。在一些狀況下，為減少電晶體閘極溝槽內側之電容，技術可經執行來在該等閘極溝槽側壁上形成低k介電質材料。
简体摘要：本发明揭示用以降低电容及电阻之晶体管闸极沟槽工程之技术。侧壁间隔件有时称为闸极间隔件，或更一般地，间隔件，可经形成于晶体管闸极之任一侧上以帮助降低该闸极-源极/汲极电容。在虚拟闸极材料在例如替换闸极制程期间自该等间隔件之间移除以形成该闸极沟槽区之后，此类间隔件可界定闸极沟槽。在一些状况下，为减少该闸极沟槽区内侧之电阻，技术可经运行来形成多层闸极或闸极电极，其中该多层闸极包括第一金属及该第一金属上方的第二金属，其中该第二金属包括相较于该第一金属的较低电阻率性质。在一些状况下，为减少晶体管闸极沟槽内侧之电容，技术可经运行来在该等闸极沟槽侧壁上形成低k介电质材料。

5. 发明专利

TW201803121A 具有用於增強型通路狀態及關閉狀態效能的臨界電壓切換之以鐵電性材料為主的場效電晶體审中-公开
简体标题：具有用于增强型通路状态及关闭状态性能的临界电压切换之以铁电性材料为主的场效应管
公开(公告)号：TW201803121A
公开(公告)日：2018-01-16
申请号：TW106105140
申请日：2017-02-16
申请人：英特爾公司 , INTEL CORPORATION
发明人：鄧漢威 , THEN, HAN WUI , 達斯古普塔聖沙普塔克 , DASGUPTA, SANSAPTAK , 拉多沙弗傑維克馬克 , RADOSAVLJEVIC, MARKO
IPC分类号： H01L29/78 , H01L21/336 , H01L27/115
CPC分类号： H01L29/516 , H01L28/00 , H01L29/0847 , H01L29/2003 , H01L29/4236 , H01L29/7786
摘要：本文中揭示用於具有用於增強型RF開關電晶體通路狀態及關閉狀態效能的臨界電壓(VT)切換之以鐵電性材料為主的場效電晶體(FET)之技術。使用可在兩種鐵電狀態之間切換之鐵電性材料閘極介電層使得能夠在電晶體關閉狀態期間實現較高VT (VT,hi)且在電晶體通路狀態期間實現較低VT (VT,lo)。因此，電晶體通路狀態電阻(Ron)可歸因於可獲得之相對較高閘極過激勵(Vg,on - VT,lo)而維持低的，同時歸因於高VT,hi - Vg,off值在電晶體關閉狀態中仍處理相對較高最大RF功率。因此，RF開關電晶體之Ron可經改良而不損害最大RF功率，及/或反之亦然，該最大RF功率可經改良而不損害Ron。鐵電層(例如，包括HfxZryO)可形成於電晶體閘極介電層與閘極電極之間以實現該等益處。
简体摘要：本文中揭示用于具有用于增强型RF开关晶体管通路状态及关闭状态性能的临界电压(VT)切换之以铁电性材料为主的场效应管(FET)之技术。使用可在两种铁电状态之间切换之铁电性材料闸极介电层使得能够在晶体管关闭状态期间实现较高VT (VT,hi)且在晶体管通路状态期间实现较低VT (VT,lo)。因此，晶体管通路状态电阻(Ron)可归因于可获得之相对较高闸极过激励(Vg,on - VT,lo)而维持低的，同时归因于高VT,hi - Vg,off值在晶体管关闭状态中仍处理相对较高最大RF功率。因此，RF开关晶体管之Ron可经改良而不损害最大RF功率，及/或反之亦然，该最大RF功率可经改良而不损害Ron。铁电层(例如，包括HfxZryO)可形成于晶体管闸极介电层与闸极电极之间以实现该等益处。

6. 发明专利

TW201810671A 包括縮進的凸起源極/汲極以減少寄生電容之電晶體审中-公开
简体标题：包括缩进的凸起源极/汲极以减少寄生电容之晶体管
公开(公告)号：TW201810671A
公开(公告)日：2018-03-16
申请号：TW106103943
申请日：2017-02-07
申请人：英特爾公司 , INTEL CORPORATION
发明人：鄧漢威 , THEN, HAN WUI , 達斯古普塔聖沙普塔克 , DASGUPTA, SANSAPTAK , 拉多沙弗傑維克馬克 , RADOSAVLJEVIC, MARKO , 加德納聖茲 K. , GARDNER, SANAZ K. , 宋承勳 , SUNG, SEUNG HOON
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/78 , H01L29/0847 , H01L29/2003 , H01L29/4236 , H01L29/66462 , H01L29/7786
摘要：所揭示的是用於形成包括縮進的隆起源極/汲極(S/D)以減少寄生電容之電晶體的技巧。在一些狀況中，此等技巧包括在一高品質晶體成核表面上形成用於S/D磊晶再生長之凸耳。此等技巧亦可包括依照使得S/D隆起段從閘極材料縮進之一方式形成S/D區域之隆起段(例如相鄰於介於S/D區域與閘極材料之間的間隔物材料之部分)。這可使用一濕蝕刻程序藉由在介於一極化電荷誘發層與一氧化物層之間介面處形成一凹口來達成，使得極化電荷誘發層材料之一較高品質表面曝露以供S/D再生長之用。因此，可保持從一高品質成核表面生長S/D材料衍生出的效益，同時減少會按其他方式呈現之寄生重疊電容不利現象。
简体摘要：所揭示的是用于形成包括缩进的隆起源极/汲极(S/D)以减少寄生电容之晶体管的技巧。在一些状况中，此等技巧包括在一高品质晶体成核表面上形成用于S/D磊晶再生长之凸耳。此等技巧亦可包括依照使得S/D隆起段从闸极材料缩进之一方式形成S/D区域之隆起段(例如相邻于介于S/D区域与闸极材料之间的间隔物材料之部分)。这可使用一湿蚀刻进程借由在介于一极化电荷诱发层与一氧化物层之间界面处形成一凹口来达成，使得极化电荷诱发层材料之一较高品质表面曝露以供S/D再生长之用。因此，可保持从一高品质成核表面生长S/D材料衍生出的效益，同时减少会按其他方式呈现之寄生重叠电容不利现象。

7. 发明专利

TW201810611A 用於高頻金屬互連之第Ⅲ族氮化物材質導電護罩审中-公开
简体标题：用于高频金属互连之第Ⅲ族氮化物材质导电护罩
公开(公告)号：TW201810611A
公开(公告)日：2018-03-16
申请号：TW106116173
申请日：2017-05-16
申请人：英特爾公司 , INTEL CORPORATION
发明人：鄧漢威 , THEN, HAN WUI , 達斯古普塔聖沙普塔克 , DASGUPTA, SANSAPTAK , 拉多沙弗傑維克馬克 , RADOSAVLJEVIC, MARKO
IPC分类号： H01L27/02 , H01L21/768
CPC分类号： H01L21/768 , H01L23/5225
摘要：本發明揭示以低損失傳輸線組配的積體電路結構。該等結構通常以第III族氮化物(III-N)半導體材質實行，且很好地適合於在高頻信號損失為一關心的射頻(RF)應用中使用。該等III-N材質經有效地用作傳輸線與該下層基板之間的導電接地護罩，以便顯著地抑制該基板處之電磁場穿透。在一實施例中，第III-N族極化層提供於氮化鎵層上方，且氮化銦鎵(InzGa1-zN)之n型摻雜層提供於極化層上方且鄰近於極化層，其中z在0.0至1.0之範圍內。除在一些位置中提供傳輸線接地屏蔽之外，該等III-N材質亦可用來形成一或多個主動及/或被動組件(例如，功率放大器、RF開關、RF濾波器、RF二極體等)。
简体摘要：本发明揭示以低损失传输线组配的集成电路结构。该等结构通常以第III族氮化物(III-N)半导体材质实行，且很好地适合于在高频信号损失为一关心的射频(RF)应用中使用。该等III-N材质经有效地用作传输线与该下层基板之间的导电接地护罩，以便显着地抑制该基板处之电磁场穿透。在一实施例中，第III-N族极化层提供于氮化镓层上方，且氮化铟镓(InzGa1-zN)之n型掺杂层提供于极化层上方且邻近于极化层，其中z在0.0至1.0之范围内。除在一些位置中提供传输线接地屏蔽之外，该等III-N材质亦可用来形成一或多个主动及/或被动组件(例如，功率放大器、RF开关、RF滤波器、RF二极管等)。

8. 发明专利

TW201810440A 用於高頻三族氮化物電晶體之遞變通道审中-公开
简体标题：用于高频三族氮化物晶体管之递变信道
公开(公告)号：TW201810440A
公开(公告)日：2018-03-16
申请号：TW106117130
申请日：2017-05-24
申请人：英特爾公司 , INTEL CORPORATION
发明人：達斯古普塔聖沙普塔克 , DASGUPTA, SANSAPTAK , 鄧漢威 , THEN, HAN WUI , 拉多沙弗傑維克馬克 , RADOSAVLJEVIC, MARKO
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L21/8238 , H01L29/045 , H01L29/0847 , H01L29/1054 , H01L29/2003 , H01L29/201 , H01L29/66462 , H01L29/7786
摘要：本發明揭示用於形成三族氮化物電晶體結構的技術，該等電晶體結構包括一遞變通道區。在一些實施例中，該等所揭示電晶體可藉由諸如氮化鎵(GaN)之各種三族氮化物材料實施，且該通道區可藉由係諸如氮化銦鎵(InGaN)之一不同三族氮化物化合物的一梯度材料來遞變。該通道區的該遞變在一些狀況下可提供一內建式極化場，該內建式極化場可加速載子在源極與汲極之間行進，藉此減小通過時間。在GaN用作該電晶體之半導體材料的各種實施例中，該GaN可經磊晶生長以暴露晶體結構的c平面或m平面，此可進一步促成藉由該遞變通道產生的該內建式極化場。
简体摘要：本发明揭示用于形成三族氮化物晶体管结构的技术，该等晶体管结构包括一递变信道区。在一些实施例中，该等所揭示晶体管可借由诸如氮化镓(GaN)之各种三族氮化物材料实施，且该信道区可借由系诸如氮化铟镓(InGaN)之一不同三族氮化物化合物的一梯度材料来递变。该信道区的该递变在一些状况下可提供一内置式极化场，该内置式极化场可加速载子在源极与汲极之间行进，借此减小通过时间。在GaN用作该晶体管之半导体材料的各种实施例中，该GaN可经磊晶生长以暴露晶体结构的c平面或m平面，此可进一步促成借由该递变信道产生的该内置式极化场。

9. 发明专利

TW201801244A 用於無裂痕材料生成之晶圓邊緣保護的技術审中-公开
简体标题：用于无裂痕材料生成之晶圆边缘保护的技术
公开(公告)号：TW201801244A
公开(公告)日：2018-01-01
申请号：TW106104415
申请日：2017-02-10
申请人：英特爾公司 , INTEL CORPORATION
发明人：加德納聖茲 K. , GARDNER, SANAZ K. , 達斯古普塔聖沙普塔克 , DASGUPTA, SANSAPTAK , 拉多沙弗傑維克馬克 , RADOSAVLJEVIC, MARKO , 鄧漢威 , THEN, HAN WUI , 宋承勳 , SUNG, SEUNG HOON
IPC分类号： H01L21/768 , H01L29/778
CPC分类号： H01L21/768 , H01L23/3185 , H01L23/562 , H01L29/2003 , H01L29/7786 , H01L33/20 , H01L33/44
摘要：揭示一種製造晶圓的方法。該方法包括下列步驟：在該晶圓之一基板的一裝置側及一非裝置側上形成一保護層。該方法進一步包括下列步驟：從該基板之該裝置側的中央部份移除該保護層且保留在該基板之一邊緣部份上的該保護層。該方法也包括下列步驟：於該保護層在該基板之該邊緣部份上時在該基板之該裝置側的該中央部份上形成一半導體層。
简体摘要：揭示一种制造晶圆的方法。该方法包括下列步骤：在该晶圆之一基板的一设备侧及一非设备侧上形成一保护层。该方法进一步包括下列步骤：从该基板之该设备侧的中央部份移除该保护层且保留在该基板之一边缘部份上的该保护层。该方法也包括下列步骤：于该保护层在该基板之该边缘部份上时在该基板之该设备侧的该中央部份上形成一半导体层。

10. 发明专利

TWI582831B 用於III-Ｎ磊晶之具有Ｓｉ（１１１）平面於Ｓｉ（１００）晶片上的奈米結構及奈米特徵有权
简体标题：用于III-Ｎ磊晶之具有Ｓｉ（１１１）平面于Ｓｉ（１００）芯片上的奈米结构及奈米特征
公开(公告)号：TWI582831B
公开(公告)日：2017-05-11
申请号：TW104139661
申请日：2014-06-23
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：達斯古塔山薩塔克 , DASGUPTA, SANSAPTAK , 鄧漢威 , THIEN, HAN WUI , 珈納薩納斯 , GARDNER, SANAZ K. , 朱功班傑明 , CHU-KUNG, BENJAMIN , 拉多撒福傑維克馬可 , RADOSAVLJEVIC, MARKO , 宋承宏 , SUNG, SEUNG HOON , 喬羅伯特 , CHAU, ROBERT S.
IPC分类号： H01L21/20 , H01L21/336
CPC分类号： H01L29/205 , H01L21/02381 , H01L21/0243 , H01L21/02433 , H01L21/02538 , H01L21/0254 , H01L21/02587 , H01L21/02609 , H01L21/02639 , H01L21/30608 , H01L21/308 , H01L21/324 , H01L21/76224 , H01L29/045 , H01L29/0649 , H01L29/0684

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式