专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI416872B 判斷輸入訊號之傳輸規格的訊號接收方法以及相關的訊號接收電路有权
简体标题：判断输入信号之传输规格的信号接收方法以及相关的信号接收电路
公开(公告)号：TWI416872B
公开(公告)日：2013-11-21
申请号：TW097119698
申请日：2008-05-28
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：李安明 , LEE, AN MING , 曾子建 , TZENG, TZU CHIEN , 周裕彬 , CHOU, YU PIN , 林佐柏 , LIN, TZUO BO
IPC分类号： H03K19/0175
CPC分类号： H04L25/0272 , H04L25/0262

2. 发明专利

TWI445335B 等化器與等化方法有权
简体标题：等化器与等化方法
公开(公告)号：TWI445335B
公开(公告)日：2014-07-11
申请号：TW100108878
申请日：2011-03-16
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：李朝政 , LEE, CHAO CHENG , 曾子建 , TZENG, TZU CHIEN
IPC分类号： H04B3/04 , H04L27/01

3. 发明专利

TWI357211B 漏電流防止電路及半導體晶片 LEAKAGE CURRENT PREVENTING CIRCUIT AND SEMICONDUCTOR CHIP 有权
简体标题：漏电流防止电路及半导体芯片 LEAKAGE CURRENT PREVENTING CIRCUIT AND SEMICONDUCTOR CHIP
公开(公告)号：TWI357211B
公开(公告)日：2012-01-21
申请号：TW097114221
申请日：2008-04-18
申请人：瑞昱半導體股份有限公司
发明人：曾子建 , 曹太和 , 劉劍
IPC分类号： H03K
CPC分类号： H03K19/0008 , H03K19/0016
摘要：本發明提供一種漏電流防止電路及一種半導體晶片。該半導體晶片適用於耦接到一電源端及一輸出端，且包含一核心電路、一電阻單元及一單向電流單元。該核心電路耦接於該輸出端。該電阻單元耦接於該輸出端。該單向電流單元耦接於該電阻單元及該電源端之間，用來在該電源端被供應電力時，允許電流自該電源端導通至該輸出端，而在該電源端沒有被供應電力時，實質上防止電流自該輸出端導通至該電源端。其中，該核心電路、該電阻單元、及該單向電流單元係設置於同一半導體基底當中。
简体摘要：本发明提供一种漏电流防止电路及一种半导体芯片。该半导体芯片适用于耦接到一电源端及一输出端，且包含一内核电路、一电阻单元及一单向电流单元。该内核电路耦接于该输出端。该电阻单元耦接于该输出端。该单向电流单元耦接于该电阻单元及该电源端之间，用来在该电源端被供应电力时，允许电流自该电源端导通至该输出端，而在该电源端没有被供应电力时，实质上防止电流自该输出端导通至该电源端。其中，该内核电路、该电阻单元、及该单向电流单元系设置于同一半导体基底当中。

4. 发明专利

TWI376946B 適用於多種數位影音傳輸介面之訊號接收電路 SIGNAL RECEIVING CIRCUIT ADAPTED FOR MULTIPLE DIGITAL VIDEO/AUDIO TRANSMISSION INTERFACE STANDARDS 有权
简体标题：适用于多种数码影音传输界面之信号接收电路 SIGNAL RECEIVING CIRCUIT ADAPTED FOR MULTIPLE DIGITAL VIDEO/AUDIO TRANSMISSION INTERFACE STANDARDS
公开(公告)号：TWI376946B
公开(公告)日：2012-11-11
申请号：TW096125240
申请日：2007-07-11
申请人：瑞昱半導體股份有限公司
发明人：李安明 , 曾子建 , 周裕彬 , 林佐柏
IPC分类号： H04N
CPC分类号： H04N5/4401 , H04N5/46 , H04N5/765 , H04N21/42615 , H04N21/4305 , H04N21/436 , H04N21/4363
摘要：本發明揭露一種適用於多種數位影音傳輸介面之訊號接收電路，包含有：至少一輸入介面，用來接收一輸入訊號，與至少一介面電路；該輸入介面包含有：一組共用輸入端、一第一組與一第二組特定輸入端，其中該組共用輸入端與該第一組特定輸入端用來接收對應一第一傳輸規格之該輸入訊號，該組共用輸入端與該第二組特定輸入端用來接收對應一第二傳輸規格之該輸入訊號；該介面電路包含有：一控制電路，耦接於該輸入介面，用來提供一控制訊號；以及一處理模組，耦接於該輸入介面與該控制電路，用來根據從該控制訊號處理該輸入訊號並產生一輸出訊號。
简体摘要：本发明揭露一种适用于多种数码影音传输界面之信号接收电路，包含有：至少一输入界面，用来接收一输入信号，与至少一界面电路；该输入界面包含有：一组共享输入端、一第一组与一第二组特定输入端，其中该组共享输入端与该第一组特定输入端用来接收对应一第一传输规格之该输入信号，该组共享输入端与该第二组特定输入端用来接收对应一第二传输规格之该输入信号；该界面电路包含有：一控制电路，耦接于该输入界面，用来提供一控制信号；以及一处理模块，耦接于该输入界面与该控制电路，用来根据从该控制信号处理该输入信号并产生一输出信号。

5. 发明专利

TW201240368A 等化器與等化方法 EQUALIZER AND EQUALIZING METHOD 审中-公开
简体标题：等化器与等化方法 EQUALIZER AND EQUALIZING METHOD
公开(公告)号：TW201240368A
公开(公告)日：2012-10-01
申请号：TW100108878
申请日：2011-03-16
申请人：瑞昱半導體股份有限公司
发明人：李朝政 , 曾子建
IPC分类号： H04B , H04L
摘要：本發明提供一種用以等化由傳送端之截線所造成的訊號反射的等化器與相關方法。該等化器包含一求和裝置與一延遲裝置。該求和裝置用來將一回授延遲訊號與該輸入訊號相加來產生一等化後訊號。該延遲裝置係偶接於該求和裝置,並且用於延遲該等化後訊號以產生一回授延遲訊號。其中,該延遲裝置具有一可變延遲時間,以及該可變延遲時間係為該輸入訊號之一位元時間的非整數倍。
简体摘要：本发明提供一种用以等化由发送端之截线所造成的信号反射的等化器与相关方法。该等化器包含一求和设备与一延迟设备。该求和设备用来将一回授延迟信号与该输入信号相加来产生一等化后信号。该延迟设备系偶接于该求和设备,并且用于延迟该等化后信号以产生一回授延迟信号。其中,该延迟设备具有一可变延迟时间,以及该可变延迟时间系为该输入信号之一比特时间的非整数倍。

6. 发明专利

TWI318344B 基底偏壓裝置 SUBSTRATE BIASING APPARATUS 有权
简体标题：基底偏压设备 SUBSTRATE BIASING APPARATUS
公开(公告)号：TWI318344B
公开(公告)日：2009-12-11
申请号：TW095116546
申请日：2006-05-10
申请人：瑞昱半導體股份有限公司
发明人：李朝政 , 曾子建
IPC分类号： G06F
CPC分类号： H03K19/0016 , H03K2217/0018 , Y10T307/696 , Y10T307/724
摘要：一種基底偏壓裝置，包含有：一第一電壓源，用來提供一第一參考電壓；一第二電壓源，用來提供一第二參考電壓；以及一電壓切換裝置，用來於一數位電路之一第一運作狀態時使該第一電晶體之基底與源極會耦接至相同電壓準位且該第二電晶體之基底與源極耦接至相同電壓準位，以及用來該數位電路之一第二運作狀態時使該第一電晶體之基底與源極耦接至不同電壓準位且該第二電晶體之基底與源極耦接至不同電壓準位。 The present invention relates to a substrate biasing apparatus. The substrate biasing apparatus includes:a first power source for providing a first reference voltage;a second power source for providing a second reference voltage;and a power switching device for coupling a substrate and a source of the first transistor to a same voltage level and coupling a substrate and a source of the second transistor to a same voltage level when a digital circuit operates in a first operating state, and for coupling the substrate and the source of the first transistor to different voltage levels and coupling the substrate and the source of the second transistor to different voltage levels when the digital circuit operates in a second operating state. 【創作特點】因此本發明之目的在於提供一種應用於低功率CMOS電路且使用電壓穩壓電路的基底偏壓裝置，以解決上述習知基底偏壓的問題。
依據本發明之一實施例，其係揭露一種基底(substrate)偏壓裝置，包含有：一電壓產生單元，用來提供一第一參考電壓與第二參考電壓；以及一電壓選擇單元，耦接於該電壓產生器，用來調整該第一工作電壓、該第二工作電壓及該基底之電壓；其中，該數位電路操作於一第一工作模式時，該電壓選擇單元輸出該第二參考電壓至該第一工作電壓及該基底；以及該數位電路操作於一第二工作模式時，該電壓選擇單元輸出該第一參考電壓至該第一工作電壓，該第二參考電壓輸出至該第二工作電壓。
简体摘要：一种基底偏压设备，包含有：一第一电压源，用来提供一第一参考电压；一第二电压源，用来提供一第二参考电压；以及一电压切换设备，用来于一数字电路之一第一运作状态时使该第一晶体管之基底与源极会耦接至相同电压准位且该第二晶体管之基底与源极耦接至相同电压准位，以及用来该数字电路之一第二运作状态时使该第一晶体管之基底与源极耦接至不同电压准位且该第二晶体管之基底与源极耦接至不同电压准位。 The present invention relates to a substrate biasing apparatus. The substrate biasing apparatus includes:a first power source for providing a first reference voltage;a second power source for providing a second reference voltage;and a power switching device for coupling a substrate and a source of the first transistor to a same voltage level and coupling a substrate and a source of the second transistor to a same voltage level when a digital circuit operates in a first operating state, and for coupling the substrate and the source of the first transistor to different voltage levels and coupling the substrate and the source of the second transistor to different voltage levels when the digital circuit operates in a second operating state. 【创作特点】因此本发明之目的在于提供一种应用于低功率CMOS电路且使用电压稳压电路的基底偏压设备，以解决上述习知基底偏压的问题。依据本发明之一实施例，其系揭露一种基底(substrate)偏压设备，包含有：一电压产生单元，用来提供一第一参考电压与第二参考电压；以及一电压选择单元，耦接于该电压产生器，用来调整该第一工作电压、该第二工作电压及该基底之电压；其中，该数字电路操作于一第一工作模式时，该电压选择单元输出该第二参考电压至该第一工作电压及该基底；以及该数字电路操作于一第二工作模式时，该电压选择单元输出该第一参考电压至该第一工作电压，该第二参考电压输出至该第二工作电压。

7. 发明专利

TW200945781A 漏電流防止電路及半導體晶片 LEAKAGE CURRENT PREVENTING CIRCUIT AND SEMICONDUCTOR CHIP 审中-公开
简体标题：漏电流防止电路及半导体芯片 LEAKAGE CURRENT PREVENTING CIRCUIT AND SEMICONDUCTOR CHIP
公开(公告)号：TW200945781A
公开(公告)日：2009-11-01
申请号：TW097114221
申请日：2008-04-18
申请人：瑞昱半導體股份有限公司
发明人：曾子建 , 曹太和 , 劉劍
IPC分类号： H03K
CPC分类号： H03K19/0008 , H03K19/0016
摘要：本發明提供一種漏電流防止電路及一種半導體晶片。該半導體晶片適用於耦接到一電源端及一輸出端，且包含一核心電路、一電阻單元及一單向電流單元。該核心電路耦接於該輸出端。該電阻單元耦接於該輸出端。該單向電流單元耦接於該電阻單元及該電源端之間，用來在該電源端被供應電力時，允許電流自該電源端導通至該輸出端，而在該電源端沒有被供應電力時，實質上防止電流自該輸出端導通至該電源端。其中，該核心電路、該電阻單元、及該單向電流單元係設置於同一半導體基底當中。
简体摘要：本发明提供一种漏电流防止电路及一种半导体芯片。该半导体芯片适用于耦接到一电源端及一输出端，且包含一内核电路、一电阻单元及一单向电流单元。该内核电路耦接于该输出端。该电阻单元耦接于该输出端。该单向电流单元耦接于该电阻单元及该电源端之间，用来在该电源端被供应电力时，允许电流自该电源端导通至该输出端，而在该电源端没有被供应电力时，实质上防止电流自该输出端导通至该电源端。其中，该内核电路、该电阻单元、及该单向电流单元系设置于同一半导体基底当中。

8. 发明专利

TWI346460B 時脈和資料回復電路及調整迴路頻寬的方法 A CLOCK AND DATA RECOVERY CIRCUIT AND A METHOD FOR ADJUSTING LOOP BANDWIDTH USED THEREBY 有权
简体标题：时脉和数据回复电路及调整回路带宽的方法 A CLOCK AND DATA RECOVERY CIRCUIT AND A METHOD FOR ADJUSTING LOOP BANDWIDTH USED THEREBY
公开(公告)号：TWI346460B
公开(公告)日：2011-08-01
申请号：TW095140191
申请日：2006-10-31
申请人：瑞昱半導體股份有限公司
发明人：李朝政 , 曾子建
IPC分类号： H03L
CPC分类号： H04L7/033 , H03L7/0898 , H03L7/093 , H03L7/0995 , H03L7/107 , H03L7/1072 , H03L7/1075 , H03L7/113 , H03L7/14 , H03L7/18
摘要：一種時脈和資料回復電路及其使用之調整迴路頻寬的方法。該電路包括：一壓控振盪器，根據一控制電壓產生一輸出時脈；至少一電荷幫浦，根據一誤差信號，決定一幫浦電流的輸出；一迴路濾波器，根據該幫浦電流產生該控制電壓；及一控制器，利用該輸出時脈來計算一輸入資料的一執行長度，並根據該執行長度來控制該壓控振盪器、該電荷幫浦、以及該迴路濾波器之至少其中之一，以便動態調整迴路頻寬。
简体摘要：一种时脉和数据回复电路及其使用之调整回路带宽的方法。该电路包括：一压控振荡器，根据一控制电压产生一输出时脉；至少一电荷帮浦，根据一误差信号，决定一帮浦电流的输出；一回路滤波器，根据该帮浦电流产生该控制电压；及一控制器，利用该输出时脉来计算一输入数据的一首席执行官度，并根据该首席执行官度来控制该压控振荡器、该电荷帮浦、以及该回路滤波器之至少其中之一，以便动态调整回路带宽。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式