专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201712577A 接觸電阻減輕审中-公开
简体标题：接触电阻减轻
公开(公告)号：TW201712577A
公开(公告)日：2017-04-01
申请号：TW105122264
申请日：2016-07-14
申请人： ARM股份有限公司 , ARM LIMITED
发明人：耶利克葛瑞格穆森 , YERIC, GREGORY MUNSON
IPC分类号： G06F17/50
CPC分类号： G06F17/5081 , G06F17/5031 , G06F17/5036 , G06F2217/12 , G06F2217/78 , G06F2217/84 , Y02P90/265
摘要：本文中所述之各種實施方案係關於用於減輕接觸電阻之系統及方法。在一實施方案中，一種方法可包含分析一積體電路之單元之操作條件。該方法可包含選擇性標記具有沿該積體電路之一關鍵路徑之時序降級之該等單元之例項。該方法可包含減小具有時序降級之該等單元之該等經選擇性標記之例項之接觸電阻。
简体摘要：本文中所述之各种实施方案系关于用于减轻接触电阻之系统及方法。在一实施方案中，一种方法可包含分析一集成电路之单元之操作条件。该方法可包含选择性标记具有沿该集成电路之一关键路径之时序降级之该等单元之实例。该方法可包含减小具有时序降级之该等单元之该等经选择性标记之实例之接触电阻。

2. 发明专利

TWI531187B 晶片上網路之時序功率估算裝置與方法有权
简体标题：芯片上网络之时序功率估算设备与方法
公开(公告)号：TWI531187B
公开(公告)日：2016-04-21
申请号：TW103140607
申请日：2014-11-24
申请人：財團法人工業技術研究院 , INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE
发明人：許廷碩 , HSU, TING SHUO , 劉靖家 , LIOU, JING JIA , 沈日昇 , SHEN, JIH SHENG , 盧俊銘 , LU, JUIN MING
IPC分类号： H04L12/70 , H04L12/24
CPC分类号： G06F17/5045 , G06F1/32 , G06F15/7825 , G06F17/5031 , G06F17/5077 , G06F17/5081 , G06F2217/84 , Y02D10/12 , Y02D10/13

3. 发明专利

TWI521220B 積體電路的時序分析方法及相關的電腦程式產品有权
简体标题：集成电路的时序分析方法及相关的电脑进程产品
公开(公告)号：TWI521220B
公开(公告)日：2016-02-11
申请号：TW103145632
申请日：2014-12-26
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：陳英傑 , CHEN, YING-CHIEH , 余美儷 , YU, MEI-LI , 王鼎雄 , WANG, TING-HSIUNG , 羅幼嵐 , LO, YU-LAN , 高淑怡 , KAO, SHU-YI
IPC分类号： G01R31/317
CPC分类号： G06F17/5081 , G06F17/5031 , G06F2217/84

4. 发明专利

TW201600988A 減少功率消耗之鰭式結構電晶體之設計方法审中-公开
简体标题：减少功率消耗之鳍式结构晶体管之设计方法
公开(公告)号：TW201600988A
公开(公告)日：2016-01-01
申请号：TW103122521
申请日：2014-06-30
申请人：聯華電子股份有限公司 , UNITED MICROELECTRONICS CORP.
发明人：陳建宏 , CHEN, CHIEN HUNG
IPC分类号： G06F17/50 , H01L29/78
CPC分类号： G06F17/5081 , G06F17/5031 , G06F17/5063 , G06F17/5072 , G06F2217/78 , G06F2217/84
摘要：一種減少功率消耗之鰭式結構電晶體之設計方法，首先接收一平面場效電晶體設計，其包含有複數個平面半導體元件。接下來，產生一初始鰭式場效電晶體設計，其包含有複數個鰭式半導體元件，且該等鰭式半導體元件對應該等平面半導體元件。之後進行一時序分析，以於該初始鰭式場效電晶體設計中辨識出至少一關鍵路徑與至少一非關鍵路徑，且該非關鍵路徑包含至少一該鰭式半導體元件。隨後調整該非關鍵路徑之該鰭式半導體元件，以產生一改良鰭式場效電晶體設計，該改良鰭式場效電晶體設計所需之一電流係小於該初始鰭式場效電晶體設計所需之一電流。
简体摘要：一种减少功率消耗之鳍式结构晶体管之设计方法，首先接收一平面场效应管设计，其包含有复数个平面半导体组件。接下来，产生一初始鳍式场效应管设计，其包含有复数个鳍式半导体组件，且该等鳍式半导体组件对应该等平面半导体组件。之后进行一时序分析，以于该初始鳍式场效应管设计中辨识出至少一关键路径与至少一非关键路径，且该非关键路径包含至少一该鳍式半导体组件。随后调整该非关键路径之该鳍式半导体组件，以产生一改良鳍式场效应管设计，该改良鳍式场效应管设计所需之一电流系小于该初始鳍式场效应管设计所需之一电流。

5. 发明专利

TW201510721A 時序分析方法以及機器可讀媒體审中-公开
简体标题：时序分析方法以及机器可读媒体
公开(公告)号：TW201510721A
公开(公告)日：2015-03-16
申请号：TW102132041
申请日：2013-09-05
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：陳英傑 , CHEN, YING CHIEH , 余美儷 , YU, MEI LI , 王鼎雄 , WANG, TING HSIUNG , 羅幼嵐 , LO, YU LAN , 高淑怡 , KAO, SHU YI
IPC分类号： G06F11/36 , G01R31/28
CPC分类号： G06F17/5031 , G06F2217/84
摘要：一種應用在非標準元件之電路中的時序分析方法，包含：找出該電路中之至少一第一暫存器以及一第二暫存器；計算經過該第一暫存器和該第二暫存器彼此之間的至少一路徑所需的至少一路徑時間延遲；計算一第一時脈源至該第一暫存器的一第一暫存器時脈輸入端的一第一暫存器時脈時間延遲，計算一第二時脈源至該第二暫存器的一第二暫存器時脈輸入端的以及一第二暫存器時脈時間延遲；依據該至少一路徑時間延遲、該第一暫存器時脈時間延遲、該第二暫存器時脈時間延遲以及該第一暫存器的一第一暫存器時間延遲來判斷該第二暫存器是否存在時序錯誤。
简体摘要：一种应用在非标准组件之电路中的时序分析方法，包含：找出该电路中之至少一第一寄存器以及一第二寄存器；计算经过该第一寄存器和该第二寄存器彼此之间的至少一路径所需的至少一路径时间延迟；计算一第一时脉源至该第一寄存器的一第一寄存器时脉输入端的一第一寄存器时脉时间延迟，计算一第二时脉源至该第二寄存器的一第二寄存器时脉输入端的以及一第二寄存器时脉时间延迟；依据该至少一路径时间延迟、该第一寄存器时脉时间延迟、该第二寄存器时脉时间延迟以及该第一寄存器的一第一寄存器时间延迟来判断该第二寄存器是否存在时序错误。

6. 发明专利

TW201331746A 設計包含無抽頭標準元件的系統晶片的方法、設計系統以及系統晶片审中-公开
简体标题：设计包含无抽头标准组件的系统芯片的方法、设计系统以及系统芯片
公开(公告)号：TW201331746A
公开(公告)日：2013-08-01
申请号：TW101140326
申请日：2012-10-31
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：金亨沃 , KIM, HYUNG-OCK , 全宰漢 , JEON, JAE-HAN , 崔晶然 , CHOI, JUNG-YUN , 金基涉 , KIM, KEE-SUP , 元孝植 , WON, HYO-SIG
IPC分类号： G06F1/32
CPC分类号： G06F17/5031 , G06F17/5045 , G06F2217/84 , H01L27/0207
摘要：在一種設計包含應用了本體偏壓之無抽頭標準元件之系統晶片的方法中，藉由反映順向本體偏壓來調整慢速角落時序參數以提高系統晶片之操作速度分佈之慢速角落，且藉由反映反向本體偏壓來調整快速角落時序參數以降低系統晶片之操作速度分佈之快速角落。基於對應於提高之慢速角落的經調整之慢速角落時序參數以及對應於降低之快速角落的經調整之快速角落時序參數來實施包含無抽頭標準元件之系統晶片。慢速角落時序參數對應於系統晶片之操作速度設計窗口之最低值，且快速角落時序參數對應於系統晶片之操作速度設計窗口之最高值。
简体摘要：在一种设计包含应用了本体偏压之无抽头标准组件之系统芯片的方法中，借由反映顺向本体偏压来调整慢速角落时序参数以提高系统芯片之操作速度分布之慢速角落，且借由反映反向本体偏压来调整快速角落时序参数以降低系统芯片之操作速度分布之快速角落。基于对应于提高之慢速角落的经调整之慢速角落时序参数以及对应于降低之快速角落的经调整之快速角落时序参数来实施包含无抽头标准组件之系统芯片。慢速角落时序参数对应于系统芯片之操作速度设计窗口之最低值，且快速角落时序参数对应于系统芯片之操作速度设计窗口之最高值。

7. 发明专利

TW201142639A 以區域為基礎之最佳化框架 ZONE-BASED OPTIMIZATION FRAMEWORK 审中-公开
简体标题：以区域为基础之最优化框架 ZONE-BASED OPTIMIZATION FRAMEWORK
公开(公告)号：TW201142639A
公开(公告)日：2011-12-01
申请号：TW100100346
申请日：2011-01-05
申请人：希諾皮斯股份有限公司
发明人：華克羅伯 , 艾伊爾馬許 , 摩戴茲亞米爾
IPC分类号： G06F , H01L
CPC分类号： G06F17/505 , G06F17/5031 , G06F17/5081
摘要：本發明的部分實施例針對一或多個多模多角(MCMM)情境提供用於有效率地最佳化電路設計的技術及系統。系統可能選擇若將其施用至該邏輯閘時，不使該邏輯閘之局部環境中的時序度量退化之用於邏輯閘的最佳化轉換。其次，該系統可判定將該最佳化轉換施用至該邏輯閘是否使該邏輯閘周圍之區域中的該時序度量退化。若退化，該系統可拒絕該最佳化轉換。否則，該系統可判定將該最佳化轉換施用至該邏輯閘是否使該電路設計中的該時序度量退化。若退化，該系統可拒絕該最佳化轉換。否則，該系統可接受該最佳化轉換。
简体摘要：本发明的部分实施例针对一或多个多模多角(MCMM)情境提供用于有效率地最优化电路设计的技术及系统。系统可能选择若将其施用至该逻辑门时，不使该逻辑门之局部环境中的时序度量退化之用于逻辑门的最优化转换。其次，该系统可判定将该最优化转换施用至该逻辑门是否使该逻辑门周围之区域中的该时序度量退化。若退化，该系统可拒绝该最优化转换。否则，该系统可判定将该最优化转换施用至该逻辑门是否使该电路设计中的该时序度量退化。若退化，该系统可拒绝该最优化转换。否则，该系统可接受该最优化转换。

8. 发明专利

TWI317081B 使用波形產生觸發的方法與電腦可讀取媒體 COMPUTER READABLE MEDIA AND METHOD FOR GENERATING ASSERTIONS USING WAVEFORMS 有权
简体标题：使用波形产生触发的方法与电脑可读取媒体 COMPUTER READABLE MEDIA AND METHOD FOR GENERATING ASSERTIONS USING WAVEFORMS
公开(公告)号：TWI317081B
公开(公告)日：2009-11-11
申请号：TW094137886
申请日：2005-10-28
申请人：威盛電子股份有限公司
发明人：余大偉 , 張征 , 陳琦
IPC分类号： G06F
CPC分类号： G06F17/5031
摘要：本發明揭露了一種從波形圖產生硬體設計語言(HDL)觸發的電腦可讀取媒體與方法。一方法包含：辨別第一訊號與第二訊號之間的時序關聯；以及根據時序關聯產生HDL觸發。時序關聯包含部分的第一訊號、部分的第二訊號、以及兩者之間的間隔。另一方法包含：辨別波形圖中兩輸入訊號與一輸出訊號之間的組合關聯；以及根據關聯而產生HDL觸發。一電腦可讀取媒體，包含邏輯操作以執行以下步驟：接收複數個訊號描述，每一訊號描述形容其中一個訊號；接收用以描述至少兩個訊號之間一時序或組合的關聯的一訊號關聯描述；產生包含上述關聯之一表述的波形圖；以及根據上述關聯產生一硬體設計語言的觸發。
简体摘要：本发明揭露了一种从波形图产生硬件设计语言(HDL)触发的电脑可读取媒体与方法。一方法包含：辨别第一信号与第二信号之间的时序关联；以及根据时序关联产生HDL触发。时序关联包含部分的第一信号、部分的第二信号、以及两者之间的间隔。另一方法包含：辨别波形图中两输入信号与一输出信号之间的组合关联；以及根据关联而产生HDL触发。一电脑可读取媒体，包含逻辑操作以运行以下步骤：接收复数个信号描述，每一信号描述形容其中一个信号；接收用以描述至少两个信号之间一时序或组合的关联的一信号关联描述；产生包含上述关联之一表述的波形图；以及根据上述关联产生一硬件设计语言的触发。

9. 发明专利

TW200912687A 使用統計定時分析辨識及改善穩健設計 IDENTIFYING AND IMPROVING ROBUST DESIGNS USING STATISTICAL TIMING ANALYSIS 审中-公开
简体标题：使用统计定时分析辨识及改善稳健设计 IDENTIFYING AND IMPROVING ROBUST DESIGNS USING STATISTICAL TIMING ANALYSIS
公开(公告)号：TW200912687A
公开(公告)日：2009-03-16
申请号：TW097128528
申请日：2008-07-25
申请人：新諾普系統公司 SYNOPSYS, INC.
发明人：那倫德爾森諾 NARENDRA V. SHENOY
IPC分类号： G06F
CPC分类号： G06F17/5031 , G06F2217/10
摘要：統計定時分析技術可用於造成以一致方式在綜合、配置和路由選擇的完整設計流程當中進行穩健電路的建構。一範例技術可包含接收用於一設計包括定時模型的資料庫資料。藉由比較此資料之實施,可依據一組準則定義一穩健電路,該組準則可包含最差負弛度値、終點弛度値分布、時間限制違規次數、及總負弛度値。就此而論,統計定時分析可用於驅動會在設計中產生更佳穩健度的邏輯變化。統計定時分析可用一與統計定時分析中之弧有關的靜態定時延時當作一平均値且用該平均値之一指定百分率當作標準差。
简体摘要：统计定时分析技术可用于造成以一致方式在综合、配置和路由选择的完整设计流程当中进行稳健电路的建构。一范例技术可包含接收用于一设计包括定时模型的数据库数据。借由比较此数据之实施,可依据一组准则定义一稳健电路,该组准则可包含最差负弛度値、终点弛度値分布、时间限制违规次数、及总负弛度値。就此而论,统计定时分析可用于驱动会在设计中产生更佳稳健度的逻辑变化。统计定时分析可用一与统计定时分析中之弧有关的静态定时延时当作一平均値且用该平均値之一指定百分率当作标准差。

10. 发明专利

TW200534430A 能快速建立積體電路測試設計雛型之方法與系統 METHOD AND SYSTEM FOR PROVIDING FAST DESIGN FOR TESABILITY PROTOTYPING IN INTEGRATED CIRCUIT DESIGNS 失效
简体标题：能快速创建集成电路测试设计雏型之方法与系统 METHOD AND SYSTEM FOR PROVIDING FAST DESIGN FOR TESABILITY PROTOTYPING IN INTEGRATED CIRCUIT DESIGNS
公开(公告)号：TW200534430A
公开(公告)日：2005-10-16
申请号：TW094111180
申请日：2005-04-08
申请人：穎想科技股份有限公司 INCENTIA DESIGN SYSTEMS CORP.
发明人：黃俊堯 HUANG, STEVE C. , 樊勇 FAN, YONG , 陳一浩 CHEN, IHAO
IPC分类号： H01L , G06F
CPC分类号： G06F17/5045 , G06F17/5031 , G06F2217/14
摘要：一種在積體電路設計上進行測試設計分析與合成的方法與系統。該方法包含在積體電路設計中依據一個或是複數個多週期起始設定循序的邊界來分割每個邏輯區塊，將一個或是複數個含有多週期起始設定循序的邏輯區塊排除於有效候選區塊之外，選擇一設計限制設定集合，運用從該設計限制設定集合所選取之子集合於積體電路設計，以於有效候選區塊進行測試設計分析與合成，並進行掃描單元置換。掃描單元置換可包含在單元之間基於相似指數進行類組選擇，並為掃描單元置換決定一目標特徵來將至少一單元置換為一最接近目標特徵之掃描單元。
简体摘要：一种在集成电路设计上进行测试设计分析与合成的方法与系统。该方法包含在集成电路设计中依据一个或是复数个多周期起始设置循序的边界来分割每个逻辑区块，将一个或是复数个含有多周期起始设置循序的逻辑区块排除于有效候选区块之外，选择一设计限制设置集合，运用从该设计限制设置集合所选取之子集合于集成电路设计，以于有效候选区块进行测试设计分析与合成，并进行扫描单元置换。扫描单元置换可包含在单元之间基于相似指数进行类组选择，并为扫描单元置换决定一目标特征来将至少一单元置换为一最接近目标特征之扫描单元。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式