专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI418813B 記憶體陣列之局部位元線缺陷之檢測方法有权
简体标题：内存数组之局部比特线缺陷之检测方法
公开(公告)号：TWI418813B
公开(公告)日：2013-12-11
申请号：TW100112487
申请日：2011-04-11
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：黃胤津 , HUANG, YIN CHIN , 黃楚邦 , HUANG, CHU PANG , 張逸凡 , CHANG, YI FANG , 劉正淇 , LIU, CHENG CHI , 楊長展 , YANG, CHANG CHAN , 李敏光 , LEE, MIN KUANG
IPC分类号： G01R31/02

2. 发明专利

TWI690165B 數據完整性檢查的方法與積體電路有权
简体标题：数据完整性检查的方法与集成电路
公开(公告)号：TWI690165B
公开(公告)日：2020-04-01
申请号：TW108146325
申请日：2019-12-18
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：陳耕暉 , CHEN, KEN-HUI , 張坤龍 , CHANG, KUEN-LONG , 張逸凡 , CHANG, YI-FAN
IPC分类号： H03M13/09 , G06F9/312

3. 发明专利

TWI427636B 於一記憶積體電路上進行抹除操作之方法與裝置有权
简体标题：于一记忆集成电路上进行抹除操作之方法与设备
公开(公告)号：TWI427636B
公开(公告)日：2014-02-21
申请号：TW098140673
申请日：2009-11-27
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：張逸凡 , CHANG, YI FAN , 易成名 , YI, CHENG MING , 羅思覺 , LUO, SIH JYUE , 劉建興 , LIOU, JIAN SING , 張坤龍 , CHANG, KUEN LONG , 洪俊雄 , HUNG, CHUN HSIUNG
IPC分类号： G11C16/06 , G11C8/08
CPC分类号： G11C16/14 , G11C16/344 , G11C16/3477

4. 发明专利

TWI442404B 於一記憶積體電路上進行抹除操作之方法與裝置有权
简体标题：于一记忆集成电路上进行抹除操作之方法与设备
公开(公告)号：TWI442404B
公开(公告)日：2014-06-21
申请号：TW099126661
申请日：2010-08-10
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：張逸凡 , CHANG, YI FAN , 羅思覺 , LO, SU CHUEH , 易成名 , YI, CHENG MING , 楚大綱 , CHU, TA KANG , 吳祝菁 , WU, CHU CHING , 廖國裕 , LIAO, KUO YU , 陳耕輝 , CHEN, KEN HUI , 張坤龍 , CHANG, KUEN LONG , 洪俊雄 , HUNG, CHUN HSIUNG
IPC分类号： G11C16/14

5. 发明专利

TWI440037B 用以測試半導體記憶體陣列中之缺陷之系統及方法有权
简体标题：用以测试半导体内存数组中之缺陷之系统及方法
公开(公告)号：TWI440037B
公开(公告)日：2014-06-01
申请号：TW099142209
申请日：2010-12-03
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：黃胤津 , HUANG, YIN CHIN , 黃楚邦 , HUANG, CHU PANG , 劉正淇 , LIU, CHENG CHI , 李敏光 , LI, MIN KUANG , 楊長展 , YANG, CHANG CHAN , 張逸凡 , CHANG, YI FANG
IPC分类号： G11C29/04 , G11C16/34

6. 发明专利

TW201225098A 用以測試半導體記憶體陣列中之缺陷之系統及方法 SYSTEM AND METHOD FOR TESTING FOR DEFECTS IN A SEMICONDUCTOR MEMORY 审中-公开
简体标题：用以测试半导体内存数组中之缺陷之系统及方法 SYSTEM AND METHOD FOR TESTING FOR DEFECTS IN A SEMICONDUCTOR MEMORY
公开(公告)号：TW201225098A
公开(公告)日：2012-06-16
申请号：TW099142209
申请日：2010-12-03
申请人：旺宏電子股份有限公司
发明人：黃胤津 , 黃楚邦 , 劉正淇 , 李敏光 , 楊長展 , 張逸凡
IPC分类号： G11C
摘要：一種半導體記憶裝置之測試系統與方法包含一可變電壓輸入至一記憶體單元控制閘。到控制閘之電壓可從供正常的記憶體單元操作(例如讀取操作)用之電壓位準改變至用以偵測記憶體裝置之缺陷之電壓位準。在測試期間,被施加至控制閘之電壓位準係低於被施加至記憶體單元之第二端子(例如汲極端子)之電壓位準。在某些實施例中,缺陷之測試可包含施加負電壓至控制閘,而正電壓係被施加至汲極端子,其可顯露閘極至汲極漏流缺陷之存在。
简体摘要：一种半导体记忆设备之测试系统与方法包含一可变电压输入至一内存单元控制闸。到控制闸之电压可从供正常的内存单元操作(例如读取操作)用之电压位准改变至用以侦测内存设备之缺陷之电压位准。在测试期间,被施加至控制闸之电压位准系低于被施加至内存单元之第二端子(例如汲极端子)之电压位准。在某些实施例中,缺陷之测试可包含施加负电压至控制闸,而正电压系被施加至汲极端子,其可显露闸极至汲极漏流缺陷之存在。

7. 发明专利

TW201241452A 記憶體陣列之局部位元線缺陷之檢測方法 TEST METHOD FOR SCREENING LOCAL BIT-LINE DEFECTS IN A MEMORY ARRAY 审中-公开
简体标题：内存数组之局部比特线缺陷之检测方法 TEST METHOD FOR SCREENING LOCAL BIT-LINE DEFECTS IN A MEMORY ARRAY
公开(公告)号：TW201241452A
公开(公告)日：2012-10-16
申请号：TW100112487
申请日：2011-04-11
申请人：旺宏電子股份有限公司
发明人：黃胤津 , 黃楚邦 , 張逸凡 , 劉正淇 , 楊長展 , 李敏光
IPC分类号： G01R
摘要：一種用於檢測記憶體陣列之製造上的缺陷之方法，包括利用檢測電路以提供一選擇電壓，選擇電壓作為記憶體陣列之位元線上的汲極偏壓以進行讀取操作，記憶體陣列係設置以利用第一電壓作為汲極偏壓，且選擇電壓係高於第一電壓，並且，判斷是否存在一漏電流響應於選擇電壓作為汲極偏壓，此漏電流之存在表示記憶體陣列之位元線以及記憶體陣列之另一元件之間的製造缺陷。此外，亦提供一相對應於此檢測方法之檢測裝置。
简体摘要：一种用于检测内存数组之制造上的缺陷之方法，包括利用检测电路以提供一选择电压，选择电压作为内存数组之比特在线的汲极偏压以进行读取操作，内存数组系设置以利用第一电压作为汲极偏压，且选择电压系高于第一电压，并且，判断是否存在一漏电流响应于选择电压作为汲极偏压，此漏电流之存在表示内存数组之比特线以及内存数组之另一组件之间的制造缺陷。此外，亦提供一相对应于此检测方法之检测设备。

8. 发明专利

TW201207858A 於一記憶積體電路上進行抹除操作之方法與裝置 METHOD AND APPARATUS OF PERFORMING AN ERASE OPERATION ON A MEMORY INTEGRATED CIRCUIT 审中-公开
简体标题：于一记忆集成电路上进行抹除操作之方法与设备 METHOD AND APPARATUS OF PERFORMING AN ERASE OPERATION ON A MEMORY INTEGRATED CIRCUIT
公开(公告)号：TW201207858A
公开(公告)日：2012-02-16
申请号：TW099126661
申请日：2010-08-10
申请人：旺宏電子股份有限公司
发明人：張逸凡 , 羅思覺 , 易成名 , 楚大綱 , 吳祝菁 , 廖國裕 , 陳耕輝 , 張坤龍 , 洪俊雄
IPC分类号： G11C
摘要：本發明所討論的不同方案包括對一抹除操作時的抹除驗證及抹除子操作之抹除群組的外側字元線及內側字元線的改善過度抹除問題及耦合效應良分組,其包括(A)多階接觸位於(i)該第一外側選取字元線與(ii)與該第一外側選取字元線相鄰的該第一未選取字元線之間;(B)足夠的電性隔離於(i)該第一外側選取字元線之下的一第一記憶元件與(ii)與該第一外側選取字元線相鄰的該第一未選取字元線之下的一第二記憶元件之間。這些電性隔離的範例為於(i)該第一外側選取字元線之下的一第一記憶元件與(ii)與該第一外側選取字元線相鄰的該第一未選取字元線之下的一第二記憶元件之間。
简体摘要：本发明所讨论的不同方案包括对一抹除操作时的抹除验证及抹除子操作之抹除群组的外侧字符线及内侧字符线的改善过度抹除问题及耦合效应良分组,其包括(A)多阶接触位于(i)该第一外侧选取字符线与(ii)与该第一外侧选取字符线相邻的该第一未选取字符线之间;(B)足够的电性隔离于(i)该第一外侧选取字符线之下的一第一记忆组件与(ii)与该第一外侧选取字符线相邻的该第一未选取字符线之下的一第二记忆组件之间。这些电性隔离的范例为于(i)该第一外侧选取字符线之下的一第一记忆组件与(ii)与该第一外侧选取字符线相邻的该第一未选取字符线之下的一第二记忆组件之间。

9. 发明专利

TW201118878A 於一記憶積體電路上進行抹除操作之方法與裝置 METHOD AND APPARATUS OF PERFORMING AN ERASE OPERATION ON A MEMORY INTEGRATED CIRCUIT 审中-公开
简体标题：于一记忆集成电路上进行抹除操作之方法与设备 METHOD AND APPARATUS OF PERFORMING AN ERASE OPERATION ON A MEMORY INTEGRATED CIRCUIT
公开(公告)号：TW201118878A
公开(公告)日：2011-06-01
申请号：TW098140673
申请日：2009-11-27
申请人：旺宏電子股份有限公司
发明人：張逸凡 , 易成名 , 羅思覺 , 劉建興 , 張坤龍 , 洪俊雄
IPC分类号： G11C
CPC分类号： G11C16/14 , G11C16/344 , G11C16/3477
摘要：本發明所討論的不同方案包括對一抹除操作時的抹除驗證及抹除子操作之抹除群組的邊緣字元線及中央字元線的改良分組。在另一種方案中，改變邊緣字元線的電壓階級以解決此抹除群組的過度抹除問題，且也可以改善其抹除時間表現。其他的解決方案使用假位元線。
简体摘要：本发明所讨论的不同方案包括对一抹除操作时的抹除验证及抹除子操作之抹除群组的边缘字符线及中央字符线的改良分组。在另一种方案中，改变边缘字符线的电压阶级以解决此抹除群组的过度抹除问题，且也可以改善其抹除时间表现。其他的解决方案使用假比特线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式