专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI440037B 用以測試半導體記憶體陣列中之缺陷之系統及方法有权
简体标题：用以测试半导体内存数组中之缺陷之系统及方法
公开(公告)号：TWI440037B
公开(公告)日：2014-06-01
申请号：TW099142209
申请日：2010-12-03
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：黃胤津 , HUANG, YIN CHIN , 黃楚邦 , HUANG, CHU PANG , 劉正淇 , LIU, CHENG CHI , 李敏光 , LI, MIN KUANG , 楊長展 , YANG, CHANG CHAN , 張逸凡 , CHANG, YI FANG
IPC分类号： G11C29/04 , G11C16/34

2. 发明专利

TWI421517B 積體電路測試系統和方法有权
简体标题：集成电路测试系统和方法
公开(公告)号：TWI421517B
公开(公告)日：2014-01-01
申请号：TW099125648
申请日：2010-08-02
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：黃胤津 , HUANG, YIN CHIN , 黃楚邦 , HUANG, CHU PANG
IPC分类号： G01R31/26 , G01R31/28

3. 发明专利

TWI418813B 記憶體陣列之局部位元線缺陷之檢測方法有权
简体标题：内存数组之局部比特线缺陷之检测方法
公开(公告)号：TWI418813B
公开(公告)日：2013-12-11
申请号：TW100112487
申请日：2011-04-11
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：黃胤津 , HUANG, YIN CHIN , 黃楚邦 , HUANG, CHU PANG , 張逸凡 , CHANG, YI FANG , 劉正淇 , LIU, CHENG CHI , 楊長展 , YANG, CHANG CHAN , 李敏光 , LEE, MIN KUANG
IPC分类号： G01R31/02

4. 发明专利

TW201225098A 用以測試半導體記憶體陣列中之缺陷之系統及方法 SYSTEM AND METHOD FOR TESTING FOR DEFECTS IN A SEMICONDUCTOR MEMORY 审中-公开
简体标题：用以测试半导体内存数组中之缺陷之系统及方法 SYSTEM AND METHOD FOR TESTING FOR DEFECTS IN A SEMICONDUCTOR MEMORY
公开(公告)号：TW201225098A
公开(公告)日：2012-06-16
申请号：TW099142209
申请日：2010-12-03
申请人：旺宏電子股份有限公司
发明人：黃胤津 , 黃楚邦 , 劉正淇 , 李敏光 , 楊長展 , 張逸凡
IPC分类号： G11C
摘要：一種半導體記憶裝置之測試系統與方法包含一可變電壓輸入至一記憶體單元控制閘。到控制閘之電壓可從供正常的記憶體單元操作(例如讀取操作)用之電壓位準改變至用以偵測記憶體裝置之缺陷之電壓位準。在測試期間,被施加至控制閘之電壓位準係低於被施加至記憶體單元之第二端子(例如汲極端子)之電壓位準。在某些實施例中,缺陷之測試可包含施加負電壓至控制閘,而正電壓係被施加至汲極端子,其可顯露閘極至汲極漏流缺陷之存在。
简体摘要：一种半导体记忆设备之测试系统与方法包含一可变电压输入至一内存单元控制闸。到控制闸之电压可从供正常的内存单元操作(例如读取操作)用之电压位准改变至用以侦测内存设备之缺陷之电压位准。在测试期间,被施加至控制闸之电压位准系低于被施加至内存单元之第二端子(例如汲极端子)之电压位准。在某些实施例中,缺陷之测试可包含施加负电压至控制闸,而正电压系被施加至汲极端子,其可显露闸极至汲极漏流缺陷之存在。

5. 发明专利

TW201241452A 記憶體陣列之局部位元線缺陷之檢測方法 TEST METHOD FOR SCREENING LOCAL BIT-LINE DEFECTS IN A MEMORY ARRAY 审中-公开
简体标题：内存数组之局部比特线缺陷之检测方法 TEST METHOD FOR SCREENING LOCAL BIT-LINE DEFECTS IN A MEMORY ARRAY
公开(公告)号：TW201241452A
公开(公告)日：2012-10-16
申请号：TW100112487
申请日：2011-04-11
申请人：旺宏電子股份有限公司
发明人：黃胤津 , 黃楚邦 , 張逸凡 , 劉正淇 , 楊長展 , 李敏光
IPC分类号： G01R
摘要：一種用於檢測記憶體陣列之製造上的缺陷之方法，包括利用檢測電路以提供一選擇電壓，選擇電壓作為記憶體陣列之位元線上的汲極偏壓以進行讀取操作，記憶體陣列係設置以利用第一電壓作為汲極偏壓，且選擇電壓係高於第一電壓，並且，判斷是否存在一漏電流響應於選擇電壓作為汲極偏壓，此漏電流之存在表示記憶體陣列之位元線以及記憶體陣列之另一元件之間的製造缺陷。此外，亦提供一相對應於此檢測方法之檢測裝置。
简体摘要：一种用于检测内存数组之制造上的缺陷之方法，包括利用检测电路以提供一选择电压，选择电压作为内存数组之比特在线的汲极偏压以进行读取操作，内存数组系设置以利用第一电压作为汲极偏压，且选择电压系高于第一电压，并且，判断是否存在一漏电流响应于选择电压作为汲极偏压，此漏电流之存在表示内存数组之比特线以及内存数组之另一组件之间的制造缺陷。此外，亦提供一相对应于此检测方法之检测设备。

6. 发明专利

TW201207412A 積體電路測試系統和方法 SYSTEM AND METHOD FOR TESTING INTEGRATED CIRCUITS 审中-公开
简体标题：集成电路测试系统和方法 SYSTEM AND METHOD FOR TESTING INTEGRATED CIRCUITS
公开(公告)号：TW201207412A
公开(公告)日：2012-02-16
申请号：TW099125648
申请日：2010-08-02
申请人：旺宏電子股份有限公司
发明人：黃胤津 , 黃楚邦
IPC分类号： G01R
摘要：一種半導體記憶體裝置的測試方法,包括從半導體記憶體裝置中,同時通過至少二個半導體記憶體裝置的資料輸入/輸出連接件,例如是接腳或襯墊,以讀取之前的寫入測試資料。由此二資料輸入/輸出連接件所得之數個訊號係被結合以產生一合成輸出訊號。此合成輸出訊號係由一測試器之一單一輸入/輸出通道所接收。此測試器將此合成輸出訊號和一預定電壓準位作比較,並且基於此合成輸出訊號和預定電壓準位之比較判定此半導體記憶體裝置是否恰當地操作。
简体摘要：一种半导体内存设备的测试方法,包括从半导体内存设备中,同时通过至少二个半导体内存设备的数据输入/输出连接件,例如是接脚或衬垫,以读取之前的写入测试数据。由此二数据输入/输出连接件所得之数个信号系被结合以产生一合成输出信号。此合成输出信号系由一测试器之一单一输入/输出信道所接收。此测试器将此合成输出信号和一预定电压准位作比较,并且基于此合成输出信号和预定电压准位之比较判定此半导体内存设备是否恰当地操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式