会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明专利
    • 半導體記憶裝置
    • 半导体记忆设备
    • TW200710866A
    • 2007-03-16
    • TW095123720
    • 2006-06-30
    • 夏普股份有限公司 SHARP KABUSHIKI KAISHA
    • 井上剛至 INOUE, KOHJI
    • G11C
    • H01L27/101G11C7/12G11C7/18G11C13/0002G11C13/0026G11C2207/002G11C2213/77H01L27/0207H01L27/24H01L27/285H01L43/08H01L45/04H01L45/145
    • 本發明之目的在於,於具有交叉點型記憶胞陣列之半導體記憶裝置中降低寫入動作時之動作電流,該交叉點型記憶胞陣列具備包含藉由電阻之變化來記憶資訊之可變電阻元件的記憶胞。多條主資料線GDL0~GDL7向列方向延伸,該多條主資料線用以分別對應於至少在列方向上排列多個之各記憶胞陣列BK0~BK3之各資料線DL0~DL7而供給特定資料線電壓,於各記憶胞陣列BK0~BK3中,各主資料線GDL0~GDL7分別經由個別的資料線選擇電晶體TD0k~TD7k與所對應之資料線DL0~DL7相連,各記憶胞陣列BK0~BK3之資料線DL0~DL7之條數於1次寫入動作中,與同時成為寫入對象之記憶胞之最大數相等。
    • 本发明之目的在于,于具有交叉点型记忆胞数组之半导体记忆设备中降低写入动作时之动作电流,该交叉点型记忆胞数组具备包含借由电阻之变化来记忆信息之可变电阻组件的记忆胞。多条主数据线GDL0~GDL7向列方向延伸,该多条主数据线用以分别对应于至少在列方向上排列多个之各记忆胞数组BK0~BK3之各数据线DL0~DL7而供给特定数据线电压,于各记忆胞数组BK0~BK3中,各主数据线GDL0~GDL7分别经由个别的数据线选择晶体管TD0k~TD7k与所对应之数据线DL0~DL7相连,各记忆胞数组BK0~BK3之数据线DL0~DL7之条数于1次写入动作中,与同时成为写入对象之记忆胞之最大数相等。
    • 4. 发明专利
    • 半導體記憶裝置
    • 半导体记忆设备
    • TW200703622A
    • 2007-01-16
    • TW095117770
    • 2006-05-19
    • 夏普股份有限公司 SHARP KABUSHIKI KAISHA
    • 田尻雅之 TAJIRI, MASAYUKI島岡篤志 SHIMAOKA, ATSUSHI井上剛至 INOUE, KOHJI
    • H01L
    • G11C13/00G11C13/0023G11C13/0069G11C2013/009G11C2213/77
    • 本發明提供一種半導體記憶裝置,其可矯正起因於記憶胞陣列內之位置差異所致的佈線長度差異造成之在可變電阻元件上所施加之有效電壓之不均勻,抑制記憶胞間之可變電阻元件之電阻變化特性之差異。本發明為包含記憶胞陣列100的半導體記憶裝置1,該記憶胞陣列100係將具有可變電阻元件之記憶胞之同一列之記憶胞連接於共通之字元線,且將同一行之記憶胞連接於共通之位元線而成者,在特定之記憶動作時,以便成為寫入或刪除對象之選擇記憶胞之可變電阻上所施加之電壓脈衝的有效電壓振幅與記憶胞陣列100內之配置位置無關地皆納入一定範圍內之方式,選擇字元線及選擇位元線中至少任何一方之端部上所施加之電壓脈衝之電壓振幅,依據選擇記憶胞之記憶胞陣列100內之配置位置進行調整。
    • 本发明提供一种半导体记忆设备,其可矫正起因于记忆胞数组内之位置差异所致的布线长度差异造成之在可变电阻组件上所施加之有效电压之不均匀,抑制记忆胞间之可变电阻组件之电阻变化特性之差异。本发明为包含记忆胞数组100的半导体记忆设备1,该记忆胞数组100系将具有可变电阻组件之记忆胞之同一列之记忆胞连接于共通之字符线,且将同一行之记忆胞连接于共通之比特线而成者,在特定之记忆动作时,以便成为写入或删除对象之选择记忆胞之可变电阻上所施加之电压脉冲的有效电压振幅与记忆胞数组100内之配置位置无关地皆纳入一定范围内之方式,选择字符线及选择比特线中至少任何一方之端部上所施加之电压脉冲之电压振幅,依据选择记忆胞之记忆胞数组100内之配置位置进行调整。
    • 5. 发明专利
    • 半導體記憶裝置
    • 半导体记忆设备
    • TWI304990B
    • 2009-01-01
    • TW095123720
    • 2006-06-30
    • 夏普股份有限公司 SHARP KABUSHIKI KAISHA
    • 井上剛至 INOUE, KOHJI
    • G11C
    • H01L27/101G11C7/12G11C7/18G11C13/0002G11C13/0026G11C2207/002G11C2213/77H01L27/0207H01L27/24H01L27/285H01L43/08H01L45/04H01L45/145
    • 本發明之目的在於,於具有交叉點型記憶胞陣列之半導體記憶裝置中降低寫入動作時之動作電流,該交叉點型記憶胞陣列具備包含藉由電阻之變化來記憶資訊之可變電阻元件的記憶胞。多條主資料線GDL0~GDL7向列方向延伸,該多條主資料線用以分別對應於至少在列方向上排列多個之各記憶胞陣列BK0~BK3之各資料線DL0~DL7而供給特定資料線電壓,於各記憶胞陣列BK0~BK3中,各主資料線GDL0~GDL7分別經由個別的資料線選擇電晶體TD0k~TD7k與所對應之資料線DL0~DL7相連,各記憶胞陣列BK0~BK3之資料線DL0~DL7之條數於1次寫入動作中,與同時成為寫入對象之記憶胞之最大數相等。
    • 本发明之目的在于,于具有交叉点型记忆胞数组之半导体记忆设备中降低写入动作时之动作电流,该交叉点型记忆胞数组具备包含借由电阻之变化来记忆信息之可变电阻组件的记忆胞。多条主数据线GDL0~GDL7向列方向延伸,该多条主数据线用以分别对应于至少在列方向上排列多个之各记忆胞数组BK0~BK3之各数据线DL0~DL7而供给特定数据线电压,于各记忆胞数组BK0~BK3中,各主数据线GDL0~GDL7分别经由个别的数据线选择晶体管TD0k~TD7k与所对应之数据线DL0~DL7相连,各记忆胞数组BK0~BK3之数据线DL0~DL7之条数于1次写入动作中,与同时成为写入对象之记忆胞之最大数相等。
    • 6. 发明专利
    • 半導體記憶裝置
    • 半导体记忆设备
    • TWI297946B
    • 2008-06-11
    • TW095117770
    • 2006-05-19
    • 夏普股份有限公司 SHARP KABUSHIKI KAISHA
    • 田尻雅之 TAJIRI, MASAYUKI島岡篤志 SHIMAOKA, ATSUSHI井上剛至 INOUE, KOHJI
    • H01LG11C
    • G11C13/00G11C13/0023G11C13/0069G11C2013/009G11C2213/77
    • 本發明提供一種半導體記憶裝置,其可矯正起因於記憶胞陣列內之位置差異所致的佈線長度差異造成之在可變電阻元件上所施加之有效電壓之不均勻,抑制記憶胞間之可變電阻元件之電阻變化特性之差異。本發明為包含記憶胞陣列100的半導體記憶裝置1,該記憶胞陣列100係將具有可變電阻元件之記憶胞之同一列之記憶胞連接於共通之字元線,且將同一行之記憶胞連接於共通之位元線而成者,在特定之記憶動作時,以便成為寫入或刪除對象之選擇記憶胞之可變電阻上所施加之電壓脈衝的有效電壓振幅與記憶胞陣列100內之配置位置無關地皆納入一定範圍內之方式,選擇字元線及選擇位元線中至少任何一方之端部上所施加之電壓脈衝之電壓振幅,依據選擇記憶胞之記憶胞陣列100內之配置位置進行調整。
    • 本发明提供一种半导体记忆设备,其可矫正起因于记忆胞数组内之位置差异所致的布线长度差异造成之在可变电阻组件上所施加之有效电压之不均匀,抑制记忆胞间之可变电阻组件之电阻变化特性之差异。本发明为包含记忆胞数组100的半导体记忆设备1,该记忆胞数组100系将具有可变电阻组件之记忆胞之同一列之记忆胞连接于共通之字符线,且将同一行之记忆胞连接于共通之比特线而成者,在特定之记忆动作时,以便成为写入或删除对象之选择记忆胞之可变电阻上所施加之电压脉冲的有效电压振幅与记忆胞数组100内之配置位置无关地皆纳入一定范围内之方式,选择字符线及选择比特线中至少任何一方之端部上所施加之电压脉冲之电压振幅,依据选择记忆胞之记忆胞数组100内之配置位置进行调整。