专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI238475B 對閘絕緣層進行高溫氫回火以增加對閘極導電結構與閘絕緣層的蝕刻選擇性 HIGH TEMPERATURE HYDROGEN ANNEALING OF A GATE INSULATOR LAYER TO INCREASE ETCHING SELECTIVITY BETWEEN CONDUCTIVE GATE STRUCTURE AND GATE INSULATOR LAYER 失效
简体标题：对闸绝缘层进行高温氢回火以增加对闸极导电结构与闸绝缘层的蚀刻选择性 HIGH TEMPERATURE HYDROGEN ANNEALING OF A GATE INSULATOR LAYER TO INCREASE ETCHING SELECTIVITY BETWEEN CONDUCTIVE GATE STRUCTURE AND GATE INSULATOR LAYER
公开(公告)号：TWI238475B
公开(公告)日：2005-08-21
申请号：TW093132413
申请日：2004-10-26
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：張世勳 CHANG, VINCENT S. , 陳佳麟 CHEN, CHIA LIN , 陳啓群 CHEN, CHI CHUN , 李資良 LEE, TZE LIANG , 陳世昌 CHEN, SHIH CHANG , 陳建豪 CHEN, CHIEN HAO
IPC分类号： H01L
CPC分类号： H01L29/518 , H01L21/28123 , H01L21/28185 , H01L21/28202 , H01L21/3105 , H01L21/3144 , H01L21/32137 , H01L29/6659
摘要：一種對MOSFET元件定義閘極導電結構的方法，此方法能夠使其中閘極導電物質對於其下的絕緣層之蝕刻選擇比最佳化。形成做為MOSFET閘絕緣層的氮氧化矽層後，施以高溫氫回火製程，以將氣氧化矽閘絕緣層頂端中的氮成分，取代成為氫成分。在一些特定乾蝕刻環境中，經氫回火處理的表層蝕刻速率，較相對應的另一組未經氫回火處理的表層蝕刻速率為低。故對氮氧化矽層進行氫回火處理後，因其蝕刻速率較慢，所以可提升導電閘極物質對於其下的閘極絕緣物質之蝕刻選擇率。
简体摘要：一种对MOSFET组件定义闸极导电结构的方法，此方法能够使其中闸极导电物质对于其下的绝缘层之蚀刻选择比最优化。形成做为MOSFET闸绝缘层的氮氧化硅层后，施以高温氢回火制程，以将气氧化硅闸绝缘层顶端中的氮成分，取代成为氢成分。在一些特定干蚀刻环境中，经氢回火处理的表层蚀刻速率，较相对应的另一组未经氢回火处理的表层蚀刻速率为低。故对氮氧化硅层进行氢回火处理后，因其蚀刻速率较慢，所以可提升导电闸极物质对于其下的闸极绝缘物质之蚀刻选择率。

2. 发明专利

TW200822234A 半導體結構的形成方法 METHODS FOR FORMING SEMICONDUCTOR STRUCTURES 审中-公开
简体标题：半导体结构的形成方法 METHODS FOR FORMING SEMICONDUCTOR STRUCTURES
公开(公告)号：TW200822234A
公开(公告)日：2008-05-16
申请号：TW096111283
申请日：2007-03-30
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：林孟豎 LIN, WENLI , 李達元 LEE, DA YUAN , 陳啓群 CHEN, CHI CHUN , 陳世昌 CHEN, SHIH CHANG
IPC分类号： H01L
CPC分类号： H01L21/823864 , H01L21/28247 , H01L29/66545 , H01L29/6656
摘要：本發明提供一種半導體結構的形成方法,包括:提供半導體基底,其包括矽;形成P型金氧半導體裝置,包括:在半導體基底上形成第一閘極介電層;在第一閘極介電層上形成第一閘極電極;以及在第一閘極電極及第一閘極介電層之側壁形成第一閘極間隙壁;形成N型金氧半導體裝置,包括:在半導體基底上形成第二閘極介電層;在第二閘極介電層上形成第二閘極電極;以及形成氮化多晶矽再氧化層,其具有垂直部份及水平部份,其中垂直部份係位於第二閘極電極及第二閘極介電層之側壁,水平部份係位於半導體基底上;以及在第二閘極電極及第二閘極介電層之側壁形成第二閘極間隙壁,其中第二閘極間隙壁位於氮化多晶矽再氧化層之水平部份上。
简体摘要：本发明提供一种半导体结构的形成方法,包括:提供半导体基底,其包括硅;形成P型金属氧化物半导体设备,包括:在半导体基底上形成第一闸极介电层;在第一闸极介电层上形成第一闸极电极;以及在第一闸极电极及第一闸极介电层之侧壁形成第一闸极间隙壁;形成N型金属氧化物半导体设备,包括:在半导体基底上形成第二闸极介电层;在第二闸极介电层上形成第二闸极电极;以及形成氮化多晶硅再氧化层,其具有垂直部份及水平部份,其中垂直部份系位于第二闸极电极及第二闸极介电层之侧壁,水平部份系位于半导体基底上;以及在第二闸极电极及第二闸极介电层之侧壁形成第二闸极间隙壁,其中第二闸极间隙壁位于氮化多晶硅再氧化层之水平部份上。

3. 发明专利

TW200524055A 對閘絕緣層進行高溫氫回火以增加對閘極導電結構與閘絕緣層的蝕刻選擇性 HIGH TEMPERATURE HYDROGEN ANNEALING OF A GATE INSULATOR LAYER TO INCREASE ETCHING SELECTIVITY BETWEEN CONDUCTIVE GATE STRUCTURE AND GATE INSULATOR LAYER 失效
简体标题：对闸绝缘层进行高温氢回火以增加对闸极导电结构与闸绝缘层的蚀刻选择性 HIGH TEMPERATURE HYDROGEN ANNEALING OF A GATE INSULATOR LAYER TO INCREASE ETCHING SELECTIVITY BETWEEN CONDUCTIVE GATE STRUCTURE AND GATE INSULATOR LAYER
公开(公告)号：TW200524055A
公开(公告)日：2005-07-16
申请号：TW093132413
申请日：2004-10-26
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：張世勳 CHANG, VINCENT S. , 陳佳麟 CHEN, CHIA LIN , 陳啓群 CHEN, CHI CHUN , 李資良 LEE, TZE LIANG , 陳世昌 CHEN, SHIH CHANG , 陳建豪 CHEN, CHIEN HAO
IPC分类号： H01L
CPC分类号： H01L29/518 , H01L21/28123 , H01L21/28185 , H01L21/28202 , H01L21/3105 , H01L21/3144 , H01L21/32137 , H01L29/6659
摘要：一種對MOSFET元件定義閘極導電結構的方法，此方法能夠使其中閘極導電物質對於其下的絕緣層之蝕刻選擇比最佳化。形成做為MOSFET閘絕緣層的氮氧化矽層後，施以高溫氫回火製程，以將氮氧化矽閘絕緣層頂端中的氮成分，取代成為氫成分。在一些特定乾蝕刻環境中，經氫回火處理的表層蝕刻速率，較相對應的另一組未經氫回火處理的表層蝕刻速率為低。故對氮氧化矽層進行氫回火處理後，因其蝕刻速率較慢，所以可提升導電閘極物質對於其下的閘極絕緣物質之蝕刻選擇率。
简体摘要：一种对MOSFET组件定义闸极导电结构的方法，此方法能够使其中闸极导电物质对于其下的绝缘层之蚀刻选择比最优化。形成做为MOSFET闸绝缘层的氮氧化硅层后，施以高温氢回火制程，以将氮氧化硅闸绝缘层顶端中的氮成分，取代成为氢成分。在一些特定干蚀刻环境中，经氢回火处理的表层蚀刻速率，较相对应的另一组未经氢回火处理的表层蚀刻速率为低。故对氮氧化硅层进行氢回火处理后，因其蚀刻速率较慢，所以可提升导电闸极物质对于其下的闸极绝缘物质之蚀刻选择率。

4. 发明专利

TWI291720B 整合高介電係數介電層與複晶矽電極之閘極製造方法及其結構 METHOD AND STRUCTURE TO INTEGRATE HIGH-K DIELECTRIC AND POLY ELECTRODE 有权
简体标题：集成高介电系数介电层与复晶硅电极之闸极制造方法及其结构 METHOD AND STRUCTURE TO INTEGRATE HIGH-K DIELECTRIC AND POLY ELECTRODE
公开(公告)号：TWI291720B
公开(公告)日：2007-12-21
申请号：TW091115248
申请日：2002-07-09
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：王銘芳 WANG, MING FANG , 陳佳麟 CHEN, CHIA LIN , 楊智偉 YANG, CHIH WEI , 陳啓群 CHEN, CHI CHUN , 侯拓宏 HOU, TUO HUNG , 林友民 LIN, YEUO MING , 姚亮吉 YAO, LIANG GI , 陳世昌 CHEN, SHIH CHANG
IPC分类号： H01L
摘要：一種整合高介電係數介電層與複晶矽電極之閘極製造方法及其結構，係在基材上形成高介電係數介電層後，在一低壓且充滿氮氣的環境下，沈積複晶矽層，如此可得到較佳的整合效果。另外，也可在原有高介電係數介電層與複晶矽層間，加入一層由介電材料所構成之覆蓋層，利用此方法及結構，可在複晶矽層沈積的過程保護高介電係數介電層，如此也可得到電性表現較佳的閘極結構。
简体摘要：一种集成高介电系数介电层与复晶硅电极之闸极制造方法及其结构，系在基材上形成高介电系数介电层后，在一低压且充满氮气的环境下，沉积复晶硅层，如此可得到较佳的集成效果。另外，也可在原有高介电系数介电层与复晶硅层间，加入一层由介电材料所构成之覆盖层，利用此方法及结构，可在复晶硅层沉积的过程保护高介电系数介电层，如此也可得到电性表现较佳的闸极结构。

5. 发明专利

TW200407986A 雙閘極介電層及其製造方法有权
简体标题：双闸极介电层及其制造方法
公开(公告)号：TW200407986A
公开(公告)日：2004-05-16
申请号：TW091132589
申请日：2002-11-05
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：侯拓宏 HOU, TUO HUNG , 王銘芳 WANG, MING FANG , 陳啓群 CHEN, CHI CHUN , 楊智偉 YANG, CHIH WEI , 姚亮吉 YAO, LIANG GI , 陳世昌 CHEN, SHIN CHANG
IPC分类号： H01L
摘要：本發明提供一種雙閘極介電層，其製造方法為，首先，提供一半導體基底，半導體基底具有一第一區塊及一第二區塊，於半導體基底上形成一第一高介電常數材料介電層並進行一回火步驟以在表面上形成一緻密層；接著，於第一高介電常數材料層上形成一第二高介電常數材料層，並以緻密層為蝕刻停止層，蝕刻形成於第一區塊上方之第二高介電常數材料層至露出第一高介電常數材料層為止。
简体摘要：本发明提供一种双闸极介电层，其制造方法为，首先，提供一半导体基底，半导体基底具有一第一区块及一第二区块，于半导体基底上形成一第一高介电常数材料介电层并进行一回火步骤以在表面上形成一致密层；接着，于第一高介电常数材料层上形成一第二高介电常数材料层，并以致密层为蚀刻停止层，蚀刻形成于第一区块上方之第二高介电常数材料层至露出第一高介电常数材料层为止。

6. 发明专利

TWI286363B 超薄氮化矽/氧化矽閘極介電層之製造方法 METHOD OF FORMING ULTRATHIN NITRIDE/OXIDE STACK AS GATE DIELECTRIC 有权
简体标题：超薄氮化硅/氧化硅闸极介电层之制造方法 METHOD OF FORMING ULTRATHIN NITRIDE/OXIDE STACK AS GATE DIELECTRIC
公开(公告)号：TWI286363B
公开(公告)日：2007-09-01
申请号：TW091112265
申请日：2002-06-06
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳啓群 CHEN, CHI CHUN , 李資良 LEE, TZ LIANG , 陳世昌 CHEN, SHIH CHANG
IPC分类号： H01L
摘要：一種超薄氮化矽/氧化矽閘極介電層之製造方法，係利用在一矽基材上，先氧化矽基材形成界面氧化層，再沈積氮化矽層在界面氧化層之上，再以電漿氮化及電漿氧化上述之氮化矽層。而熱氧化矽基材係利用氧氣或N2O氧化上述之矽基材，以形成氧化矽層或氮氧化矽層。沈積氮化矽層，則係利用快速熱化學氣相沈積或遠端電漿增強化學氣相沈積氮化矽層。電漿氮化則係利用N2電漿，電漿氧化氧化則係利用氧電漿或N2O電漿再氧化氮化矽層。所以，本發明之製造方法，不僅降低熱預算，提升元件性能，更有效降低介電層中的氫含量，提高了元件的可靠度。
简体摘要：一种超薄氮化硅/氧化硅闸极介电层之制造方法，系利用在一硅基材上，先氧化硅基材形成界面氧化层，再沉积氮化硅层在界面氧化层之上，再以等离子氮化及等离子氧化上述之氮化硅层。而热氧化硅基材系利用氧气或N2O氧化上述之硅基材，以形成氧化硅层或氮氧化硅层。沉积氮化硅层，则系利用快速热化学气相沉积或远程等离子增强化学气相沉积氮化硅层。等离子氮化则系利用N2等离子，等离子氧化氧化则系利用氧等离子或N2O等离子再氧化氮化硅层。所以，本发明之制造方法，不仅降低热预算，提升组件性能，更有效降低介电层中的氢含量，提高了组件的可靠度。

7. 发明专利

TW200504354A 薄膜特性的監測方法 METHOD OF MONITORING FILM CHARACTERISTICS 失效
简体标题：薄膜特性的监测方法 METHOD OF MONITORING FILM CHARACTERISTICS
公开(公告)号：TW200504354A
公开(公告)日：2005-02-01
申请号：TW093114288
申请日：2004-05-20
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：張世勳 CHANG, VINCENT S. , 陳啓群 CHEN, CHI CHUN , 鄔俊林 WU, CHUNLIN , 李資良 LEE, TZE LIANG , 陳世昌 CHEN, SHIH CHANG
IPC分类号： G01N
CPC分类号： H01J37/32935 , G01N21/71 , H01L21/28202 , H01L21/3144 , H01L29/7833
摘要：一種監測薄膜特性的方法，適用於電漿氮化製程，此方法係利用光學放射光譜儀(OES)來監測氧化矽層內的氮含量。光學放射光譜儀監測電漿發出光之強度，以一光譜圖呈現，且有至少兩個以上強度明顯較高的群組，對這些群組做一分析，發現在特定波長範圍中，光強度與氮含量有一非常好的關連性，並可以函數表示之。因此，可透過光學放射光譜儀，於氧化矽氮摻雜製程中監測氧化矽層內的氮含量。
简体摘要：一种监测薄膜特性的方法，适用于等离子氮化制程，此方法系利用光学放射光谱仪(OES)来监测氧化硅层内的氮含量。光学放射光谱仪监测等离子发出光之强度，以一光谱图呈现，且有至少两个以上强度明显较高的群组，对这些群组做一分析，发现在特定波长范围中，光强度与氮含量有一非常好的关连性，并可以函数表示之。因此，可透过光学放射光谱仪，于氧化硅氮掺杂制程中监测氧化硅层内的氮含量。

8. 发明专利

TWI304630B 雙閘極介電層的製作方法有权
简体标题：双闸极介电层的制作方法
公开(公告)号：TWI304630B
公开(公告)日：2008-12-21
申请号：TW091121990
申请日：2002-09-25
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳啓群 CHEN, CHI CHUN , 李資良 LEE, TZE LIANG , 陳世昌 CHEN, SHIH CHANG
IPC分类号： H01L
摘要：本發明提供一種雙閘極介電層的製作方法。形成一薄氮化層於一基底上,該基底具有一週邊元件與一邏輯元件區。形成一光阻層於位在邏輯元件區的薄氮化層上。以光阻層為蝕刻罩幕,去除位在週邊元件區域的薄氮化層,而形成一剩餘薄氮化層於位在邏輯元件區的基底上。去除光阻層,此時位在週邊元件區的基底形成有一原始氧化層。利用含有HF的溶液,去除原始氧化層。進行熱氧化處理,形成一厚氧化層於位在週邊元件區的基底上,並同時地藉由該熱氧化處理退火及氧化剩餘薄氮化層,而形成一氮氧化層於位在邏輯元件區的基底上。
简体摘要：本发明提供一种双闸极介电层的制作方法。形成一薄氮化层于一基底上,该基底具有一周边组件与一逻辑组件区。形成一光阻层于位在逻辑组件区的薄氮化层上。以光阻层为蚀刻罩幕,去除位在周边组件区域的薄氮化层,而形成一剩余薄氮化层于位在逻辑组件区的基底上。去除光阻层,此时位在周边组件区的基底形成有一原始氧化层。利用含有HF的溶液,去除原始氧化层。进行热氧化处理,形成一厚氧化层于位在周边组件区的基底上,并同时地借由该热氧化处理退火及氧化剩余薄氮化层,而形成一氮氧化层于位在逻辑组件区的基底上。

9. 发明专利

TWI232504B 除去摻雜區上之自然氧化層的方法,以及使用此方法製造異質接合雙載子電晶體和雙載子互補式金氧半電晶體的方法 METHOD OF REMOVING NATIVE OXIDE LAYER ON DOPED REGION AND FABRICATION OF HETEROJUNCTION BIPOLAR TRANSISTOR (HBT) AND BIPOLAR COMPLEMENTARY METAL-OXIDE-SEMICONDUCTOR TRANSISTOR (BICMOS) USING THE METHOD 有权
简体标题：除去掺杂区上之自然氧化层的方法,以及使用此方法制造异质接合双载子晶体管和双载子互补式金氧半晶体管的方法 METHOD OF REMOVING NATIVE OXIDE LAYER ON DOPED REGION AND FABRICATION OF HETEROJUNCTION BIPOLAR TRANSISTOR (HBT) AND BIPOLAR COMPLEMENTARY METAL-OXIDE-SEMICONDUCTOR TRANSISTOR (BICMOS) USING THE METHOD
公开(公告)号：TWI232504B
公开(公告)日：2005-05-11
申请号：TW092135185
申请日：2003-12-12
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：李崑池 LEE, KUEN CHYR , 姚亮吉 YAO, LIANG GI , 陳啓群 CHEN, CHI CHUN , 陳世昌 CHEN, SHIN CHANG , 梁孟松 LIANG, MONG SONG
IPC分类号： H01L
CPC分类号： H01L29/66242 , H01L21/8249
摘要：本發明提供一種除去摻雜區上之自然氧化層的方法，包括以下步驟。首先，提供一基板，在基板上形成一摻雜磊晶矽層，對於摻雜磊晶矽層進行額外佈植，而形成一濃摻雜磊晶矽層，且在濃摻雜磊晶矽層上形成自然氧化層。接著，在壓力0.01-79 torr和溫度500℃-900℃之下，進行氫氣烘烤，以除去自然氧化層。本發明之方法可用來製造異質接合雙載子電晶體，可在不增加熱預算和不影響產能的情況下，有效除去集極上的氧化層，而可避免HBT元件的晶格缺陷，降低BVceo的失敗比率。
简体摘要：本发明提供一种除去掺杂区上之自然氧化层的方法，包括以下步骤。首先，提供一基板，在基板上形成一掺杂磊晶硅层，对于掺杂磊晶硅层进行额外布植，而形成一浓掺杂磊晶硅层，且在浓掺杂磊晶硅层上形成自然氧化层。接着，在压力0.01-79 torr和温度500℃-900℃之下，进行氢气烘烤，以除去自然氧化层。本发明之方法可用来制造异质接合双载子晶体管，可在不增加热预算和不影响产能的情况下，有效除去集极上的氧化层，而可避免HBT组件的晶格缺陷，降低BVceo的失败比率。

10. 发明专利

TW200414349A 閘極氧化層之製造方法 METHOD FOR MANUFACTURING GATE OXIDE LAYER 审中-公开
简体标题：闸极氧化层之制造方法 METHOD FOR MANUFACTURING GATE OXIDE LAYER
公开(公告)号：TW200414349A
公开(公告)日：2004-08-01
申请号：TW092102122
申请日：2003-01-30
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳佳麟 CHEN, CHIA-LIN , 鄔俊林 WU, CHUNLIN , 陳啓群 CHEN, CHI CHUN , 李資良 LEE, TZE-LIANG , 陳世昌 CHEN, SHIH CHANG
IPC分类号： H01L
摘要：一種閘極氧化層(GateOxideLayer)之製造方法，其係在基材上形成氧化矽薄膜後，對此氧化矽薄膜進行氮化(Nitridation)處理與回火(Annealing)步驟，以提升此氧化矽薄膜之電性品質。再利用稀釋之氫氟酸(HF)對此氧化矽薄膜進行回蝕刻步驟，藉以縮減氧化矽薄膜之厚度。然後，再次進行回火步驟，以提升氧化矽薄膜之品質，而完成閘極氧化層之製作。
简体摘要：一种闸极氧化层(GateOxideLayer)之制造方法，其系在基材上形成氧化硅薄膜后，对此氧化硅薄膜进行氮化(Nitridation)处理与回火(Annealing)步骤，以提升此氧化硅薄膜之电性品质。再利用稀释之氢氟酸(HF)对此氧化硅薄膜进行回蚀刻步骤，借以缩减氧化硅薄膜之厚度。然后，再次进行回火步骤，以提升氧化硅薄膜之品质，而完成闸极氧化层之制作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式