专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI290728B 利用不同介電常數的插塞構成之電容器和電晶體及其製造方法失效
简体标题：利用不同介电常数的插塞构成之电容器和晶体管及其制造方法
公开(公告)号：TWI290728B
公开(公告)日：2007-12-01
申请号：TW091116430
申请日：2002-07-24
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：季明華 CHI, MIN HWA
IPC分类号： H01L
摘要：本發明提供一種利用不同介電常數的插塞構成之電容器和電晶體及其製造方法，其中低介電常數的插塞係做為元件隔離之用，高介電常數的插塞係做為耦合之用，例如電容器介電層或閘極絕緣層。本發明並提供一種利用熱膨脹係數不同於基底的插塞構成之雙軸應變的電晶體和單軸應變的電晶體及其製造方法，若插塞的熱膨脹係數比基底大，則於主動區可形成雙軸拉伸應變通道的電晶體；若插塞的熱膨脹係數比基底小，則於主動區可形成雙軸壓縮應變通道的電晶體；若於主動區的一相對邊形成熱膨脹係數較大的絕緣插塞，另一相對邊形成熱膨脹係數較小的絕緣插塞，則於主動區可形成單軸應變的電晶體。
简体摘要：本发明提供一种利用不同介电常数的插塞构成之电容器和晶体管及其制造方法，其中低介电常数的插塞系做为组件隔离之用，高介电常数的插塞系做为耦合之用，例如电容器介电层或闸极绝缘层。本发明并提供一种利用热膨胀系数不同于基底的插塞构成之双轴应变的晶体管和单轴应变的晶体管及其制造方法，若插塞的热膨胀系数比基底大，则于主动区可形成双轴拉伸应变信道的晶体管；若插塞的热膨胀系数比基底小，则于主动区可形成双轴压缩应变信道的晶体管；若于主动区的一相对边形成热膨胀系数较大的绝缘插塞，另一相对边形成热膨胀系数较小的绝缘插塞，则于主动区可形成单轴应变的晶体管。

2. 发明专利

TWI228827B 利用熱膨脹係數不同於基底之隔離材料形成應變之互補式金氧半電晶體以及雙軸應變之雙極接面電晶體 STRAINED TRANSISTOR FORMED BY ISOLATION MATERIAL HAVING DIFFERENT THERMAL COEFFICIENT WITH THE SUBSTRATE 有权
简体标题：利用热膨胀系数不同于基底之隔离材料形成应变之互补式金氧半晶体管以及双轴应变之双极接面晶体管 STRAINED TRANSISTOR FORMED BY ISOLATION MATERIAL HAVING DIFFERENT THERMAL COEFFICIENT WITH THE SUBSTRATE
公开(公告)号：TWI228827B
公开(公告)日：2005-03-01
申请号：TW092125700
申请日：2003-09-18
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：季明華 CHI, MIN HWA , 楊育佳 YEE-CHIA YEO , 胡正明 CHENMING HU
IPC分类号： H01L
CPC分类号： H01L29/7842 , H01L21/76229 , H01L21/823807 , H01L21/823878 , H01L29/732 , H01L29/78
摘要：本發明揭示一種利用熱膨脹係數不同於基底之隔離材料形成應變之互補式金氧半電晶體。包括：一基底、一 NMOS電晶體及一PMOS電晶體以及第一、第二、第三、第四及第五隔離材料。NMOS電晶體及PMOS電晶體之閘極分別以一第一方向及一第二方向設置於基底之第一及第二主動區中。第一及第二隔離材料平行設置於第一及第二主動區之一相對邊且第三、第四及第五隔離材料平行設置於第一及第二主動區之另一相對邊，以構成一隔離區，其中這些隔離材料之膨脹係數不同於基底。本發明亦揭示一種利用熱膨脹係數不同於基底之隔離材料形成雙軸應變之雙極接面電晶體。
简体摘要：本发明揭示一种利用热膨胀系数不同于基底之隔离材料形成应变之互补式金氧半晶体管。包括：一基底、一 NMOS晶体管及一PMOS晶体管以及第一、第二、第三、第四及第五隔离材料。NMOS晶体管及PMOS晶体管之闸极分别以一第一方向及一第二方向设置于基底之第一及第二主动区中。第一及第二隔离材料平行设置于第一及第二主动区之一相对边且第三、第四及第五隔离材料平行设置于第一及第二主动区之另一相对边，以构成一隔离区，其中这些隔离材料之膨胀系数不同于基底。本发明亦揭示一种利用热膨胀系数不同于基底之隔离材料形成双轴应变之双极接面晶体管。

3. 发明专利

TWI297907B 半導體裝置,電晶體,及形成半導體裝置之方法 SELF-ALIGNED GATED P-I-N DIODE FOR ULTRA-FAST SWITCHING 有权
简体标题：半导体设备,晶体管,及形成半导体设备之方法 SELF-ALIGNED GATED P-I-N DIODE FOR ULTRA-FAST SWITCHING
公开(公告)号：TWI297907B
公开(公告)日：2008-06-11
申请号：TW094138545
申请日：2005-11-03
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳宏瑋 CHEN, HUNG WEI , 李文欽 LEE, WEN CHIN , 柯誌欣 KO, CHIH HSIN , 季明華 CHI, MIN HWA , 葛崇祜 KE, CHUNG HU
IPC分类号： H01L
CPC分类号： H01L29/7391 , H01L29/868
摘要：一種閘控PIN二極體其形成其之方法。閘控PIN二極體包括一半導體基底;一閘極介電層,形成在半導體基底之上;一閘極,形成在閘極介電層之上;一源閘極間隔及一汲閘極間隔,沿著閘極介電層與閘極之各自側邊而配置;一源極,與一第一型之摻雜物摻雜,實質上在源閘極間隔之下方,且與閘極之一第一側邊之間具有一水平距離;一汲極,與一第二型之摻雜物摻雜,實質上延伸至汲閘極間隔之下方,且實質上與閘極之一第二側邊垂直對齊,其中,第一型與第二型相反;一源極矽化物,相鄰於源極;以及一汲極矽化物,相鄰於汲極。
简体摘要：一种闸控PIN二极管其形成其之方法。闸控PIN二极管包括一半导体基底;一闸极介电层,形成在半导体基底之上;一闸极,形成在闸极介电层之上;一源闸极间隔及一汲闸极间隔,沿着闸极介电层与闸极之各自侧边而配置;一源极,与一第一型之掺杂物掺杂,实质上在源闸极间隔之下方,且与闸极之一第一侧边之间具有一水平距离;一汲极,与一第二型之掺杂物掺杂,实质上延伸至汲闸极间隔之下方,且实质上与闸极之一第二侧边垂直对齐,其中,第一型与第二型相反;一源极硅化物,相邻于源极;以及一汲极硅化物,相邻于汲极。

4. 发明专利

TWI281241B 半導體裝置及形成方法與浮動閘極記憶體 SEMICONDUCTOR DEVICE AND METHOD AND FLOATING GATE FLASH MEMORY 有权
简体标题：半导体设备及形成方法与浮动闸极内存 SEMICONDUCTOR DEVICE AND METHOD AND FLOATING GATE FLASH MEMORY
公开(公告)号：TWI281241B
公开(公告)日：2007-05-11
申请号：TW094132642
申请日：2005-09-21
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：賴理學 LAI, LI SHYUE , 陳宏瑋 CHEN, HUNG WEI , 李文欽 LEE, WEN CHIN , 季明華 CHI, MIN HWA
IPC分类号： H01L
CPC分类号： H01L21/28273 , H01L29/66825 , H01L29/7391 , H01L29/8616
摘要：一種半導體裝置，包括一閘極結構，其包括：位於一基底上的一穿隧氧化層；位於穿隧氧化層上的一浮動閘極；位於浮動閘極上的一介電層；以及位於介電層上的一控制閘極。半導體裝置更包括：沿著閘極結構相對邊緣的間隙壁；一第一雜質區，其具有第一型摻雜物並從閘極結構之一第一邊緣側向分隔；以及一第二雜質區，其具有與第一型相反的一第二型摻雜物，且其大體位於一間隙壁下方並大體對準於該閘極結構之一第二邊緣。
简体摘要：一种半导体设备，包括一闸极结构，其包括：位于一基底上的一穿隧氧化层；位于穿隧氧化层上的一浮动闸极；位于浮动闸极上的一介电层；以及位于介电层上的一控制闸极。半导体设备更包括：沿着闸极结构相对边缘的间隙壁；一第一杂质区，其具有第一型掺杂物并从闸极结构之一第一边缘侧向分隔；以及一第二杂质区，其具有与第一型相反的一第二型掺杂物，且其大体位于一间隙壁下方并大体对准于该闸极结构之一第二边缘。

5. 发明专利

TWI239637B 數位隨耦器、數位儲存元件以及靜態隨機存取記憶體 NEW STORAGE ELEMENT AND SRAM CELL STRUCTURES USING VERTICAL FETS CONTROLLED BY ADJACENT JUNCTION BIAS THROUGH SHALLOW TRENCH 失效
简体标题：数码随耦器、数码存储组件以及静态随机存取内存 NEW STORAGE ELEMENT AND SRAM CELL STRUCTURES USING VERTICAL FETS CONTROLLED BY ADJACENT JUNCTION BIAS THROUGH SHALLOW TRENCH
公开(公告)号：TWI239637B
公开(公告)日：2005-09-11
申请号：TW093110212
申请日：2004-04-13
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：季明華 CHI, MIN HWA
IPC分类号： H01L
CPC分类号： H01L27/11 , G11C11/412 , H01L27/1104
摘要：本發明主要利用一對垂直場效電晶體建構出一數位隨耦器(digital follower)，再利用數位隨耦器建構成一數位儲存元件，更進一步提出一種新SRAM記憶單元的結構。因此，本發明提出的具有兩個儲存元件SRAM記憶單元比習知SRAM記憶單元更省面積。配合感應放大器使用參考電壓 Vcc/2，本發明的SRAM記憶單元也可以儲存兩個位元。另外配合感應放大器使用參考電壓Vcc/2，本發明的SRAM記憶單元也可以使用一個儲存元件，一條位元線。
简体摘要：本发明主要利用一对垂直场效应管建构出一数码随耦器(digital follower)，再利用数码随耦器建构成一数码存储组件，更进一步提出一种新SRAM记忆单元的结构。因此，本发明提出的具有两个存储组件SRAM记忆单元比习知SRAM记忆单元更省面积。配合感应放大器使用参考电压 Vcc/2，本发明的SRAM记忆单元也可以存储两个比特。另外配合感应放大器使用参考电压Vcc/2，本发明的SRAM记忆单元也可以使用一个存储组件，一条比特线。

6. 发明专利

TW200423384A 數位隨耦器、數位儲存元件以及靜態隨機存取記憶體 NEW STORAGE ELEMENT AND SRAM CELL STRUCTURES USING VERTICAL FETS CONTROLLED BY ADJACENT JUNCTION BIAS THROUGH SHALLOW TRENCH 失效
简体标题：数码随耦器、数码存储组件以及静态随机存取内存 NEW STORAGE ELEMENT AND SRAM CELL STRUCTURES USING VERTICAL FETS CONTROLLED BY ADJACENT JUNCTION BIAS THROUGH SHALLOW TRENCH
公开(公告)号：TW200423384A
公开(公告)日：2004-11-01
申请号：TW093110212
申请日：2004-04-13
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：季明華 CHI, MIN HWA
IPC分类号： H01L
CPC分类号： H01L27/11 , G11C11/412 , H01L27/1104
摘要：本發明主要利用一對垂直場效電晶體建構出一數位隨耦器(digital follower)，再利用數位隨耦器建構成一數位儲存元件，更進一步提出一種新SRAM記憶單元的結構。因此，本發明提出的具有兩個儲存元件SRAM記憶單元比習知SRAM記憶單元更省面積。配合感應放大器使用參考電壓Vcc／2，本發明的SRAM記憶單元也可以儲存兩個位元。另外配合感應放大器使用參考電壓Vcc／2，本發明的SRAM記憶單元也可以使用一個儲存元件，一條位元線。
简体摘要：本发明主要利用一对垂直场效应管建构出一数码随耦器(digital follower)，再利用数码随耦器建构成一数码存储组件，更进一步提出一种新SRAM记忆单元的结构。因此，本发明提出的具有两个存储组件SRAM记忆单元比习知SRAM记忆单元更省面积。配合感应放大器使用参考电压Vcc／2，本发明的SRAM记忆单元也可以存储两个比特。另外配合感应放大器使用参考电压Vcc／2，本发明的SRAM记忆单元也可以使用一个存储组件，一条比特线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式