专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI689998B 半導體封裝及其製造方法有权
简体标题：半导体封装及其制造方法
公开(公告)号：TWI689998B
公开(公告)日：2020-04-01
申请号：TW107119359
申请日：2018-06-05
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳威宇 , CHEN, WEI-YU , 蘇安治 , SU, AN-JHIH , 葉德強 , YEH, DER-CHYANG , 黃立賢 , HUANG, LI-HSIEN , 葉名世 , YEH, MING-SHIH
IPC分类号： H01L21/56 , H01L21/60 , H01L21/768 , H01L23/488 , H01L23/498

2. 发明专利

TW201911502A 整合扇出型封裝审中-公开
简体标题：集成扇出型封装
公开(公告)号：TW201911502A
公开(公告)日：2019-03-16
申请号：TW106129928
申请日：2017-09-01
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳威宇 , CHEN, WEI-YU , 謝靜華 , HSIEH, CHING-HUA , 劉重希 , LIU, CHUNG-SHI , 林修任 , LIN, HSIU-JEN , 張家綸 , CHANG, CHIA-LUN
IPC分类号： H01L23/48 , H01L23/31
摘要：一種整合扇出型封裝，所述整合扇出型封裝包括積體電路元件、絕緣包封體、重佈線路結構及多個導電端子。所述絕緣包封體在側向上包封所述積體電路元件的側壁。所述重佈線路結構設置在所述絕緣包封體及所述積體電路元件上。所述重佈線路結構電連接到所述積體電路元件且所述重佈線路結構包括多個球接墊。所述導電端子中的每一者包括導電球及環形助焊劑結構，其中所述導電球中的每一者設置在所述球接墊中的一個上且電連接到所述球接墊中的所述一個。所述環形助焊劑結構中的每一者設置在所述重佈線路結構上。所述環形助焊劑結構中的每一者圍繞所述導電球的底部部分設置且接觸所述導電球的所述底部部分。還提供一種製作整合扇出型封裝的方法。
简体摘要：一种集成扇出型封装，所述集成扇出型封装包括集成电路组件、绝缘包封体、重布线路结构及多个导电端子。所述绝缘包封体在侧向上包封所述集成电路组件的侧壁。所述重布线路结构设置在所述绝缘包封体及所述集成电路组件上。所述重布线路结构电连接到所述集成电路组件且所述重布线路结构包括多个球接垫。所述导电端子中的每一者包括导电球及环形助焊剂结构，其中所述导电球中的每一者设置在所述球接垫中的一个上且电连接到所述球接垫中的所述一个。所述环形助焊剂结构中的每一者设置在所述重布线路结构上。所述环形助焊剂结构中的每一者围绕所述导电球的底部部分设置且接触所述导电球的所述底部部分。还提供一种制作集成扇出型封装的方法。

3. 发明专利

TW201822330A 晶片封裝結構审中-公开
简体标题：芯片封装结构
公开(公告)号：TW201822330A
公开(公告)日：2018-06-16
申请号：TW106109694
申请日：2017-03-23
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳威宇 , CHEN, WEI YU , 黃立賢 , HUANG, LI HSIEN , 蘇安治 , SU, AN JHIH , 陳憲偉 , CHEN, HSIEN WEI
IPC分类号： H01L23/522
摘要：提供晶片封裝結構。晶片封裝結構包含再佈線基板。晶片封裝結構包含第一晶片結構，其位於再佈線基板上。晶片封裝結構包含第一焊料凸塊，其配置於再佈線基板與第一晶片結構之間，並電性連接再佈線基板與第一晶片結構。晶片封裝結構包含第一成型層，其圍繞第一晶片結構。第一成型層與第一晶片結構以及再佈線基板之間隔有第一焊料凸塊，以定義間隙於第一成型層與第一晶片結構以及再佈線基板之間。晶片封裝結構包含第二晶片結構，其位於第一晶片結構上。晶片封裝結構包含第二成型層，其圍繞第二晶片結構。晶片封裝結構包含第三成型層，其圍繞第一成型層、第二成型層、與第一焊料凸塊，並填入間隙中。
简体摘要：提供芯片封装结构。芯片封装结构包含再布线基板。芯片封装结构包含第一芯片结构，其位于再布线基板上。芯片封装结构包含第一焊料凸块，其配置于再布线基板与第一芯片结构之间，并电性连接再布线基板与第一芯片结构。芯片封装结构包含第一成型层，其围绕第一芯片结构。第一成型层与第一芯片结构以及再布线基板之间隔有第一焊料凸块，以定义间隙于第一成型层与第一芯片结构以及再布线基板之间。芯片封装结构包含第二芯片结构，其位于第一芯片结构上。芯片封装结构包含第二成型层，其围绕第二芯片结构。芯片封装结构包含第三成型层，其围绕第一成型层、第二成型层、与第一焊料凸块，并填入间隙中。

4. 发明专利

TW201727775A 堆疊式半導體元件的製造方法审中-公开
简体标题：堆栈式半导体组件的制造方法
公开(公告)号：TW201727775A
公开(公告)日：2017-08-01
申请号：TW105135658
申请日：2016-11-03
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳憲偉 , CHEN, HSIEN-WEI , 蘇安治 , SU, AN-JHIH , 陳威宇 , CHEN, WEI-YU
IPC分类号： H01L21/50 , H01L25/10
CPC分类号： H01L25/105 , H01L21/563 , H01L21/568 , H01L24/19 , H01L25/0657 , H01L25/50 , H01L2224/04105 , H01L2224/12105 , H01L2224/18 , H01L2224/32225 , H01L2224/48091 , H01L2224/73267 , H01L2224/92244 , H01L2225/0651 , H01L2225/1058 , H01L2225/1082 , H01L2924/00014
摘要：一種具有對準標記的封裝體及其形成方法。將第一工件貼附至第二工件。第一工件具有對準標記。在鄰近第一工件的位置處沉積底部填充物。底部填充物沉積位置至少部分地基於對準標記。所述方法亦包括將底部填充物固化。
简体摘要：一种具有对准标记的封装体及其形成方法。将第一工件贴附至第二工件。第一工件具有对准标记。在邻近第一工件的位置处沉积底部填充物。底部填充物沉积位置至少部分地基于对准标记。所述方法亦包括将底部填充物固化。

7. 发明专利

TWI701790B 晶片封裝結構與其形成方法有权
简体标题：芯片封装结构与其形成方法
公开(公告)号：TWI701790B
公开(公告)日：2020-08-11
申请号：TW106109694
申请日：2017-03-23
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳威宇 , CHEN, WEI YU , 黃立賢 , HUANG, LI HSIEN , 蘇安治 , SU, AN JHIH , 陳憲偉 , CHEN, HSIEN WEI
IPC分类号： H01L23/522

8. 发明专利

TWI683401B 半導體結構及其形成方法有权
简体标题：半导体结构及其形成方法
公开(公告)号：TWI683401B
公开(公告)日：2020-01-21
申请号：TW107125096
申请日：2018-07-20
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：裴浩然 , PEI, HAO-JAN , 謝靜華 , HSIEH, CHING-HUA , 劉重希 , LIU, CHUNG-SHI , 陳正庭 , CHEN, CHENG-TING , 林志偉 , LIN, CHIH-WEI , 林修任 , LIN, HSIU-JEN , 陳威宇 , CHEN, WEI-YU , 張家綸 , CHANG, CHIA-LUN , 鄭佳申 , CHENG, CHIA-SHEN , 曹智強 , TSAO, CHIH-CHIANG
IPC分类号： H01L23/34 , H01L23/373 , H01L23/528 , H01L23/532 , H01L21/56 , H01L21/60

9. 发明专利

TW201824412A 半導體裝置的製造方法审中-公开
简体标题：半导体设备的制造方法
公开(公告)号：TW201824412A
公开(公告)日：2018-07-01
申请号：TW106133891
申请日：2017-09-30
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：余振華 , YU, CHEN-HUA , 蘇安治 , SU, AN-JHIH , 吳集錫 , WU, CHI-HSI , 葉德強 , YEH, DER-CHYANG , 陳憲偉 , CHEN, HSIEN-WEI , 陳威宇 , CHEN, WEI-YU
IPC分类号： H01L21/60
摘要：一種半導體裝置及其形成方法包括：在載板上的第一半導體晶粒及第一虛擬晶粒、在載板上的第一模塑化合物層以及在第一模塑化合物層上的第一內連結構。第一半導體晶粒的厚度大於第一虛擬晶粒的厚度。第一模塑化合物層沿第一半導體晶粒的側壁及第一虛擬晶粒的側壁延伸。第一內連結構包括第一金屬特徵，第一金屬特徵電性耦合到第一半導體晶粒，且第一模塑化合物層形成在第一虛擬晶粒與第一金屬特徵之間。
简体摘要：一种半导体设备及其形成方法包括：在载板上的第一半导体晶粒及第一虚拟晶粒、在载板上的第一模塑化合物层以及在第一模塑化合物层上的第一内链接构。第一半导体晶粒的厚度大于第一虚拟晶粒的厚度。第一模塑化合物层沿第一半导体晶粒的侧壁及第一虚拟晶粒的侧壁延伸。第一内链接构包括第一金属特征，第一金属特征电性耦合到第一半导体晶粒，且第一模塑化合物层形成在第一虚拟晶粒与第一金属特征之间。

10. 发明专利

TWI579963B 半導體元件結構及其製造方法有权
简体标题：半导体组件结构及其制造方法
公开(公告)号：TWI579963B
公开(公告)日：2017-04-21
申请号：TW103145308
申请日：2014-12-24
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：呂文雄 , LU, WENHSIUNG , 陳威宇 , CHEN, WEIYU , 郭炫廷 , KUO, HSUANTING , 鄭明達 , CHENG, MINGDA , 劉重希 , LIU, CHUNGSHI
IPC分类号： H01L21/768 , H01L23/48
CPC分类号： H01L2224/11

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式