专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI681287B 用於使用硬體電源管理單元來調整時鐘信號之應用處理器及包括該應用處理器之裝置有权
简体标题：用于使用硬件电源管理单元来调整时钟信号之应用处理器及包括该应用处理器之设备
公开(公告)号：TWI681287B
公开(公告)日：2020-01-01
申请号：TW104124370
申请日：2015-07-28
申请人：南韓商三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：金榮德 , KIM, YOUNG DUK , 杜柏斯特吉爾斯 , DUBOST, GILLES , 朴鎭杓 , PARK, JIN PYO , 徐承哲 , SUH, SEUNG CHUL , 李宰坤 , LEE, JAE GON , 朱相昱 , JU, SANG WOOK , 許禎訓 , HEO, JUNG HUN
IPC分类号： G06F1/32

2. 发明专利

TW201827978A 系統晶片、半導體系統以及時鐘信號輸出電路审中-公开
简体标题：系统芯片、半导体系统以及时钟信号输出电路
公开(公告)号：TW201827978A
公开(公告)日：2018-08-01
申请号：TW106117999
申请日：2017-06-01
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：金硪燦 , KIM, AH CHAN , 李宰坤 , LEE, JAE GON , 李旼貞 , LEE, MIN JOUNG
IPC分类号： G06F1/04
摘要：系統晶片（SoC）包含控制電路，控制電路被配置成確定所請求操作模式是否是功能模式和監視模式中的一個。控制電路被配置成當所請求操作模式是功能模式時將請求信號提供到至少一個時鐘電路以請求至少一個時鐘信號，並且響應於從至少一個時鐘電路接收的至少一個確認信號而選擇性地輸出至少一個時鐘信號中的一個。控制電路被配置成當所請求操作模式是監視模式時，在不提供請求信號的情況下選擇性地輸出至少一個時鐘信號中的一個。
简体摘要：系统芯片（SoC）包含控制电路，控制电路被配置成确定所请求操作模式是否是功能模式和监视模式中的一个。控制电路被配置成当所请求操作模式是功能模式时将请求信号提供到至少一个时钟电路以请求至少一个时钟信号，并且响应于从至少一个时钟电路接收的至少一个确认信号而选择性地输出至少一个时钟信号中的一个。控制电路被配置成当所请求操作模式是监视模式时，在不提供请求信号的情况下选择性地输出至少一个时钟信号中的一个。

3. 发明专利

TWI574160B 電子系統以及半導體裝置有权
简体标题：电子系统以及半导体设备
公开(公告)号：TWI574160B
公开(公告)日：2017-03-11
申请号：TW102115335
申请日：2013-04-30
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：許禎訓 , HEO, JUNG HUN , 金載烈 , KIM, JAE YOUL , 李宰坤 , LEE, JAE GON , 趙南泌 , JO, NAM PHIL
IPC分类号： G06F13/36
CPC分类号： G06F12/14 , G06F1/3253 , G06F1/3275 , G06F3/0655 , G06F13/1663 , G06F13/1668 , G06F2213/0038 , Y02D10/13 , Y02D10/14 , Y02D10/151 , Y02D50/20

4. 发明专利

TWI564705B 系統晶片以及其操作方法有权
简体标题：系统芯片以及其操作方法
公开(公告)号：TWI564705B
公开(公告)日：2017-01-01
申请号：TW101146938
申请日：2012-12-12
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：金東根 , KIM, DONG KEUN , 權純喆 , KWON, SUN CHEOL , 金時永 , KIM, SI YOUNG , 李宰坤 , LEE, JAE GON , 許楨訓 , HEO, JUNG HUN
IPC分类号： G06F1/32 , G06F1/04 , G06F1/26
CPC分类号： H03K5/04 , G06F1/08 , G06F1/324 , H03K19/0016 , H03K21/00 , H03K21/10 , Y02D10/126 , Y02D50/20

5. 发明专利

TW201837652A 半導體裝置及半導體系統审中-公开
简体标题：半导体设备及半导体系统
公开(公告)号：TW201837652A
公开(公告)日：2018-10-16
申请号：TW106116871
申请日：2017-05-22
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：全浩淵 , JEON, HO YEON , 金硪燦 , KIM, AH CHAN , 李宰坤 , LEE, JAE GON
IPC分类号： G06F1/32 , G06F1/04
摘要：本發明提供一種半導體裝置以及半導體系統。半導體裝置包含：第一控制電路，其控制第一子代時脈源從親代時脈源中接收時脈信號；第一通道管理（CM）電路，其響應於從第一智慧財產權（IP）塊接收的第一時脈請求將第一時脈請求傳輸到第一控制電路；第二控制電路，其控制第二子代時脈源從親代時脈源中接收時脈信號；第二CM電路，其回應於從第二IP塊接收的第四時脈請求將第三時脈請求傳輸到第二控制電路；以及功率管理單元，其將功率控制命令傳輸到第一CM電路和第二CM電路以控制第一IP塊和第二IP塊的功率狀態。第一CM電路和第二電路交換信號以維持主從關係。
简体摘要：本发明提供一种半导体设备以及半导体系统。半导体设备包含：第一控制电路，其控制第一子代时脉源从亲代时脉源中接收时脉信号；第一信道管理（CM）电路，其响应于从第一知识产权（IP）块接收的第一时脉请求将第一时脉请求传输到第一控制电路；第二控制电路，其控制第二子代时脉源从亲代时脉源中接收时脉信号；第二CM电路，其回应于从第二IP块接收的第四时脉请求将第三时脉请求传输到第二控制电路；以及功率管理单元，其将功率控制命令传输到第一CM电路和第二CM电路以控制第一IP块和第二IP块的功率状态。第一CM电路和第二电路交换信号以维持主从关系。

6. 发明专利

TW201826266A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201826266A
公开(公告)日：2018-07-16
申请号：TW106124803
申请日：2017-07-25
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：李旼貞 , LEE, MIN JOUNG , 金世勳 , KIM, SE HUN , 李宰坤 , LEE, JAE GON
IPC分类号： G11C7/22 , G11C8/18 , G06F1/04
摘要：一種半導體裝置包括：第一時脈控制電路，控制第一時脈源；第二時脈控制電路，因應於來自智慧財產（IP）區塊的區塊時脈請求而向所述第一時脈控制電路發送第一時脈請求，並控制自所述第一時脈源接收時脈訊號的第二時脈源產生停止時脈訊號，所述停止時脈訊號是被關斷達預定時間量的時脈訊號；以及驅動器電路，接收區塊控制訊號，並在所述短停止時脈訊號被輸出至所述智慧財產區塊的同時將所述區塊控制訊號輸出至所述智慧財產區塊。
简体摘要：一种半导体设备包括：第一时脉控制电路，控制第一时脉源；第二时脉控制电路，因应于来自智能财产（IP）区块的区块时脉请求而向所述第一时脉控制电路发送第一时脉请求，并控制自所述第一时脉源接收时脉信号的第二时脉源产生停止时脉信号，所述停止时脉信号是被关断达预定时间量的时脉信号；以及驱动器电路，接收区块控制信号，并在所述短停止时脉信号被输出至所述智能财产区块的同时将所述区块控制信号输出至所述智能财产区块。

7. 发明专利

TW201444053A 具有虛擬閘極及閘極的半導體裝置审中-公开
简体标题：具有虚拟闸极及闸极的半导体设备
公开(公告)号：TW201444053A
公开(公告)日：2014-11-16
申请号：TW102144395
申请日：2013-12-04
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：權銀景 , KWON, EUN KYOUNG , 姜熙秀 , KANG, HEE SOO , 金漢求 , KIM, HAN GU , 徐宇鎭 , SEO, WOO JIN , 李起泰 , LEE, KI TAE , 李在坤 , LEE, JAE GON , 全燦熙 , JEON, CHAN HEE
IPC分类号： H01L27/04 , H01L23/52
CPC分类号： H01L27/0886 , H01L27/0266 , H01L27/1211
摘要：一鰭片形主動區係被界定於一基材上。橫越鰭片形主動區之第一及第二閘極電極係受配置。一虛擬閘極電極係形成於第一及第二閘極電極之間。一第一汲極區形成於該第一閘極電極與該虛擬閘極電極之間。一第二汲極區形成於該虛擬閘極電極與該第二閘極電極之間。面對第二汲極區之一源極區係受形成。形成一第一汲極插塞，其相對地靠近虛擬閘極電極、相對地遠離該第二閘極電極、且連接至該第二汲極區。該第二閘極電極係配置於該第二汲極區與該源極區之間。該等第一及第二閘極電極的各者係覆蓋該鰭片形主動區的一側表面。
简体摘要：一鳍片形主动区系被界定于一基材上。横越鳍片形主动区之第一及第二闸极电极系受配置。一虚拟闸极电极系形成于第一及第二闸极电极之间。一第一汲极区形成于该第一闸极电极与该虚拟闸极电极之间。一第二汲极区形成于该虚拟闸极电极与该第二闸极电极之间。面对第二汲极区之一源极区系受形成。形成一第一汲极插塞，其相对地靠近虚拟闸极电极、相对地远离该第二闸极电极、且连接至该第二汲极区。该第二闸极电极系配置于该第二汲极区与该源极区之间。该等第一及第二闸极电极的各者系覆盖该鳍片形主动区的一侧表面。

8. 发明专利

TW201348972A 電子系統以及半導體裝置审中-公开
简体标题：电子系统以及半导体设备
公开(公告)号：TW201348972A
公开(公告)日：2013-12-01
申请号：TW102115335
申请日：2013-04-30
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：許禎訓 , HEO, JUNG HUN , 金載烈 , KIM, JAE YOUL , 李宰坤 , LEE, JAE GON , 趙南泌 , JO, NAM PHIL
IPC分类号： G06F13/36
CPC分类号： G06F12/14 , G06F1/3253 , G06F1/3275 , G06F3/0655 , G06F13/1663 , G06F13/1668 , G06F2213/0038 , Y02D10/13 , Y02D10/14 , Y02D10/151 , Y02D50/20
摘要：一種電子系統，其包含經由晶片至晶片連結提供對共用記憶體之存取的系統單晶片(SoC)，電子系統包含記憶體裝置、第一半導體裝置及第二半導體裝置。第一半導體裝置包含第一中央處理單元(CPU)及經組態以使得能夠對記憶體裝置進行存取的記憶體存取路徑。第二半導體裝置經組態以經由第一半導體裝置之記憶體存取路徑來存取記憶體裝置。當記憶體存取路徑在作用中且第一CPU為非作用中時，第二半導體裝置被准許存取記憶體裝置，且記憶體存取路徑經組態以在無第一CPU之干預的情況下變為在作用中。
简体摘要：一种电子系统，其包含经由芯片至芯片链接提供对共享内存之存取的系统单芯片(SoC)，电子系统包含内存设备、第一半导体设备及第二半导体设备。第一半导体设备包含第一中央处理单元(CPU)及经组态以使得能够对内存设备进行存取的内存存取路径。第二半导体设备经组态以经由第一半导体设备之内存存取路径来存取内存设备。当内存存取路径在作用中且第一CPU为非作用中时，第二半导体设备被准许存取内存设备，且内存存取路径经组态以在无第一CPU之干预的情况下变为在作用中。

9. 发明专利

TW201837651A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201837651A
公开(公告)日：2018-10-16
申请号：TW106116846
申请日：2017-05-22
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：李旼貞 , LEE, MIN JOUNG , 權錫南 , KWON, SUK NAM , 李宰坤 , LEE, JAE GON
IPC分类号： G06F1/32 , G06F1/04
摘要：本發明提供一種時鐘管理單元（CMU），其包含：第一時鐘控制電路，其控制第一時鐘源；第二時鐘控制電路，其回應於來自IP塊的智慧財產權（IP）塊時鐘請求將第一時鐘請求發送到第一時鐘控制電路並且控制第二時鐘源；以及CMU控制器。第二時鐘控制電路從第一時鐘源中接收時鐘信號。功率管理單元（PMU）將PMU時鐘請求發送到CMU控制器。CMU回應於PMU時鐘請求將時鐘信號提供到IP塊。
简体摘要：本发明提供一种时钟管理单元（CMU），其包含：第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其回应于来自IP块的知识产权（IP）块时钟请求将第一时钟请求发送到第一时钟控制电路并且控制第二时钟源；以及CMU控制器。第二时钟控制电路从第一时钟源中接收时钟信号。功率管理单元（PMU）将PMU时钟请求发送到CMU控制器。CMU回应于PMU时钟请求将时钟信号提供到IP块。

10. 发明专利

TW201826135A 半導體裝置及半導體系統审中-公开
简体标题：半导体设备及半导体系统
公开(公告)号：TW201826135A
公开(公告)日：2018-07-16
申请号：TW106126163
申请日：2017-08-03
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：全浩淵 , JEON, HO YEON , 金硪燦 , KIM, AH CHAN , 李宰坤 , LEE, JAE GON
IPC分类号： G06F13/38
摘要：一種半導體裝置包括：第一智慧財產區塊（IP區塊），包括功能單元及介面單元；第一時脈控制電路，控制第一時脈源；第二時脈控制電路，向第一時脈控制電路傳送第一時脈請求，並控制第二時脈源，所述第二時脈源自所述第一時脈源接收時脈訊號；以及通道管理電路，被配置成因應於自第一智慧財產區塊接收的時脈停止請求而向第二時脈控制電路傳送第二時脈請求；其中功能單元控制第一智慧財產區塊的運作，且介面單元接收自電性連接至所述第一智慧財產區塊的第二智慧財產區塊提供的第一訊號並將所述第一訊號提供至所述功能單元。
简体摘要：一种半导体设备包括：第一智能财产区块（IP区块），包括功能单元及界面单元；第一时脉控制电路，控制第一时脉源；第二时脉控制电路，向第一时脉控制电路发送第一时脉请求，并控制第二时脉源，所述第二时脉源自所述第一时脉源接收时脉信号；以及信道管理电路，被配置成因应于自第一智能财产区块接收的时脉停止请求而向第二时脉控制电路发送第二时脉请求；其中功能单元控制第一智能财产区块的运作，且界面单元接收自电性连接至所述第一智能财产区块的第二智能财产区块提供的第一信号并将所述第一信号提供至所述功能单元。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式