专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201308565A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201308565A
公开(公告)日：2013-02-16
申请号：TW101119284
申请日：2012-05-30
申请人：半導體元件工業有限責任公司 , SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC
发明人：大鶴雄三 , OTSURU, YUZO , 武田安弘 , TAKEDA, YASUHIRO , 杉原茂行 , SUGIHARA, SHIGEYUKI , 井上慎也 , INOUE, SHINYA
IPC分类号： H01L23/60 , H01L29/772
CPC分类号： H01L27/0277 , H01L21/823425 , H01L27/0207 , H01L29/0692 , H01L29/1045 , H01L29/1087 , H01L29/41758 , H01L29/4238 , H01L29/4933 , H01L29/665 , H01L29/7833
摘要：本發明之目的為，即便是在以包圍手指(Finger)形狀之源極電極、與汲極電極連接之各N+型源極層、N+型汲極層之方式構成P+型接觸層的情況下，當施加突波電壓時亦可使各手指部之寄生雙極性電晶體均一地接通。本發明之解決手段為：以包圍相互平行延伸的複數個N+型源極層(9)、N+型汲極層(8)之方式形成P+型接觸層(10)。在N+型源極層(9)上、N+型汲極層(8)上以及朝向與N+型源極層(9)所延伸之方向呈垂直之方向延伸的P+型接觸層(10)上分別形成金屬矽化物層(9a、8a、10a)。透過形成於金屬矽化物層(9a、8a、10a)上所沉積之層間絕緣膜(13)的接觸孔(14)，形成與該各金屬矽化物層連接的手指形狀之源極電極(15)、汲極電極(16)以及包圍該手指形狀之各電極的P+型接觸電極(17)。
简体摘要：本发明之目的为，即便是在以包围手指(Finger)形状之源极电极、与汲极电极连接之各N+型源极层、N+型汲极层之方式构成P+型接触层的情况下，当施加突波电压时亦可使各手指部之寄生双极性晶体管均一地接通。本发明之解决手段为：以包围相互平行延伸的复数个N+型源极层(9)、N+型汲极层(8)之方式形成P+型接触层(10)。在N+型源极层(9)上、N+型汲极层(8)上以及朝向与N+型源极层(9)所延伸之方向呈垂直之方向延伸的P+型接触层(10)上分别形成金属硅化物层(9a、8a、10a)。透过形成于金属硅化物层(9a、8a、10a)上所沉积之层间绝缘膜(13)的接触孔(14)，形成与该各金属硅化物层连接的手指形状之源极电极(15)、汲极电极(16)以及包围该手指形状之各电极的P+型接触电极(17)。

2. 发明专利

TW201232708A 半導體裝置 SEMICONDUCTOR DEVICE 审中-公开
简体标题：半导体设备 SEMICONDUCTOR DEVICE
公开(公告)号：TW201232708A
公开(公告)日：2012-08-01
申请号：TW100140078
申请日：2011-11-03
申请人：半導體元件工業有限責任公司
发明人：武田安弘 , 大竹誠治
IPC分类号： H01L , H02M
CPC分类号： H01L29/7816 , H01L29/0873 , H01L29/0878 , H01L29/1083 , H01L29/1087 , H01L29/1095 , H01L29/7823 , H01L29/7835
摘要：本發明之目的係實現使晶片尺寸不會增大,且可使朝向半導體基板流入之再生電流或者寄生雙極性電晶體的導通電流減低之LDMOS電晶體。以從N型磊晶層5的表面延伸至N+型埋入層2為止的P型汲極分離層6,包圍由形成有N+型汲極層13等之N型磊晶層5所構成之N型層5a。在由被P型汲極分離層6與P型元件分離層3所包圍之N型磊晶層5所構成的N型層5b,形成從其表面延伸至內部的P型集極層7。藉此,形成以第1導電型的汲極分離層6作為射極、以前述第2導電型的分離層5b作為基極、以前述集極層7作為集極之寄生雙極電晶體,而使浪湧電流向接地線流動。
简体摘要：本发明之目的系实现使芯片尺寸不会增大,且可使朝向半导体基板流入之再生电流或者寄生双极性晶体管的导通电流减低之LDMOS晶体管。以从N型磊晶层5的表面延伸至N+型埋入层2为止的P型汲极分离层6,包围由形成有N+型汲极层13等之N型磊晶层5所构成之N型层5a。在由被P型汲极分离层6与P型组件分离层3所包围之N型磊晶层5所构成的N型层5b,形成从其表面延伸至内部的P型集极层7。借此,形成以第1导电型的汲极分离层6作为射极、以前述第2导电型的分离层5b作为基极、以前述集极层7作为集极之寄生双极晶体管,而使浪涌电流向接地线流动。

3. 发明专利

TW201230207A 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SEMICONDUCTOR DEVICE 审中-公开
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SEMICONDUCTOR DEVICE
公开(公告)号：TW201230207A
公开(公告)日：2012-07-16
申请号：TW100142210
申请日：2011-11-18
申请人：半導體元件工業有限責任公司
发明人：武田安弘 , 井上慎也 , 大鶴雄三
IPC分类号： H01L
CPC分类号： H01L29/7816 , H01L29/086 , H01L29/0878 , H01L29/1083 , H01L29/1095 , H01L29/42368 , H01L29/456 , H01L29/4933 , H01L29/66689
摘要：本發明係為減少在LDMOS電晶體之中,因摻雜於熱電子的閘極絕緣膜而導致時間之經過的電晶體特性惡化之現象。配置物體層19係配置於N--型的半導體層12的表面。物體層19的表面係配置有含有N-型層23之源極層。N--型的半導體層12的表面係形成有N-型的漂移層21。該漂移層21係由下述區域所構成:第1區域21A,其係具有N型雜質濃度的峰値區域P1;以及第2區域21B,其係鄰接於該第1區域21A,且於較N型雜質濃度的峰値區域P1更深的位置具有N型雜質濃度的峰値區域P2。第2區域21B的表面係形成有N+型的汲極層25。
简体摘要：本发明系为减少在LDMOS晶体管之中,因掺杂于热电子的闸极绝缘膜而导致时间之经过的晶体管特性恶化之现象。配置物体层19系配置于N--型的半导体层12的表面。物体层19的表面系配置有含有N-型层23之源极层。N--型的半导体层12的表面系形成有N-型的漂移层21。该漂移层21系由下述区域所构成:第1区域21A,其系具有N型杂质浓度的峰値区域P1;以及第2区域21B,其系邻接于该第1区域21A,且于较N型杂质浓度的峰値区域P1更深的位置具有N型杂质浓度的峰値区域P2。第2区域21B的表面系形成有N+型的汲极层25。

4. 发明专利

TW201324729A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201324729A
公开(公告)日：2013-06-16
申请号：TW101130603
申请日：2012-08-23
申请人：半導體元件工業有限責任公司 , SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC
发明人：大竹誠治 , OTAKE, SEIJI , 武田安弘 , TAKEDA, YASUHIRO , 宮本優太 , MIYAMOTO, YUTA
IPC分类号： H01L23/60 , H01L29/732 , H01L21/74 , H03H11/24
CPC分类号： H01L27/0259
摘要：本發明係實現確保所期望的崩潰電壓，且可流動較大的放電電流之ESD保護特性良好之ESD保護元件。本發明係藉由以適當的雜質濃度之N+型埋入層2及P+型埋入層3所形成之PN接合二極體35，以及將與P型擴散層6連接之P+型埋入層3a作為射極、將N-型磊晶層4作為基極、將P+型埋入層3作為集極之寄生PNP雙極電晶體38來建構ESD保護元件。P+型埋入層3係連接於陽極電極10，P+型擴散層6及圍繞該P+型擴散層6之N+型擴散層7係連接於陰極電極9。在對陰極電極9施加較大的靜電時，PN接合二極體35係產生崩潰，且藉由該放電電流I1使N-型磊晶層4的電位下降至比P+型埋入層3更低，並使寄生PNP雙極電晶體38導通而流動較大之放電電流I2。
简体摘要：本发明系实现确保所期望的崩溃电压，且可流动较大的放电电流之ESD保护特性良好之ESD保护组件。本发明系借由以适当的杂质浓度之N+型埋入层2及P+型埋入层3所形成之PN接合二极管35，以及将与P型扩散层6连接之P+型埋入层3a作为射极、将N-型磊晶层4作为基极、将P+型埋入层3作为集极之寄生PNP双极晶体管38来建构ESD保护组件。P+型埋入层3系连接于阳极电极10，P+型扩散层6及围绕该P+型扩散层6之N+型扩散层7系连接于阴极电极9。在对阴极电极9施加较大的静电时，PN接合二极管35系产生崩溃，且借由该放电电流I1使N-型磊晶层4的电位下降至比P+型埋入层3更低，并使寄生PNP双极晶体管38导通而流动较大之放电电流I2。

5. 发明专利

TW201320295A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201320295A
公开(公告)日：2013-05-16
申请号：TW101132678
申请日：2012-09-07
申请人：半導體元件工業有限責任公司 , SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC
发明人：大竹誠治 , OTAKE, SEIJI , 武田安弘 , TAKEDA, YASUHIRO , 宮本優太 , MIYAMOTO, YUTA
IPC分类号： H01L23/60 , H01L27/04
CPC分类号： H01L27/0248 , H01L27/0251 , H01L27/0255 , H01L27/0259 , H01L27/0647
摘要：本發明的目的為實現一種可確保所期望的崩潰電壓而可流動大放電電流的ESD保護特性優良的ESD保護元件。本發明之解決手段係：以具有適當之雜質濃度的N+型埋入層2與P+型埋入層3形成PN接合二極體35；P+型埋入層3係與P+型拉出層5成為一體且貫通N-型磊晶層4而與陽極電極10連接；使N+型擴散層7與N+型擴散層7連接於被P+型埋入層3等所包圍的N-型磊晶層4，而形成將其包圍的P+型擴散層6。N+型擴散層7、P+型擴散層6係連接於陰極電極9；藉由以P+型擴散層6作為射極，以N-型磊晶層4作為基極，以P+型拉出層5等作為集極的寄生PNP雙極電晶體38與PN接合二極體35等來構成ESD保護元件。
简体摘要：本发明的目的为实现一种可确保所期望的崩溃电压而可流动大放电电流的ESD保护特性优良的ESD保护组件。本发明之解决手段系：以具有适当之杂质浓度的N+型埋入层2与P+型埋入层3形成PN接合二极管35；P+型埋入层3系与P+型拉出层5成为一体且贯通N-型磊晶层4而与阳极电极10连接；使N+型扩散层7与N+型扩散层7连接于被P+型埋入层3等所包围的N-型磊晶层4，而形成将其包围的P+型扩散层6。N+型扩散层7、P+型扩散层6系连接于阴极电极9；借由以P+型扩散层6作为射极，以N-型磊晶层4作为基极，以P+型拉出层5等作为集极的寄生PNP双极晶体管38与PN接合二极管35等来构成ESD保护组件。

6. 发明专利

TW201318141A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201318141A
公开(公告)日：2013-05-01
申请号：TW101131299
申请日：2012-08-29
申请人：半導體元件工業有限責任公司 , SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC
发明人：大竹誠治 , OTAKE, SEIJI , 武田安弘 , TAKEDA, YASUHIRO , 宮本優太 , MIYAMOTO, YUTA
IPC分类号： H01L23/60
CPC分类号： H01L27/0259
摘要：本發明係實現確保所期望的崩潰電壓，且可流動較大的放電電流之ESD保護特性良好之ESD保護元件。本發明係藉由以適當的雜質濃度之N+型埋入層2及P+型埋入層3所形成之PN接合二極體35，以及將與P型擴散層連接之P+型埋入層5a作為射極、將N-型磊晶層4作為基極、將P型半導體基板1作為集極之寄生PNP雙極電晶體38來構成ESD保護元件。P+型埋入層3係連接於陽極電極10，P+型擴散層6及與該P+型擴散層6連接且予以圍繞之N+型擴散層7係連接於陰極電極9。在對陰極電極9施加較大的靜電時，PN接合二極體35係產生崩潰，且藉由此時的放電電流I1使N-型磊晶層4的電位下降至比P+型埋入層5a更低，並使寄生PNP雙極電晶體38導通而流動較大之放電電流I2。
简体摘要：本发明系实现确保所期望的崩溃电压，且可流动较大的放电电流之ESD保护特性良好之ESD保护组件。本发明系借由以适当的杂质浓度之N+型埋入层2及P+型埋入层3所形成之PN接合二极管35，以及将与P型扩散层连接之P+型埋入层5a作为射极、将N-型磊晶层4作为基极、将P型半导体基板1作为集极之寄生PNP双极晶体管38来构成ESD保护组件。P+型埋入层3系连接于阳极电极10，P+型扩散层6及与该P+型扩散层6连接且予以围绕之N+型扩散层7系连接于阴极电极9。在对阴极电极9施加较大的静电时，PN接合二极管35系产生崩溃，且借由此时的放电电流I1使N-型磊晶层4的电位下降至比P+型埋入层5a更低，并使寄生PNP双极晶体管38导通而流动较大之放电电流I2。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式