专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI283432B 提昇積層晶片型電子元件性能良率之設計模組方法 THE DESIGN METHOD OF THE INCREASING OF YIELD RATE FOR CHIP AND ARRAY TYPE DEVICES 失效
简体标题：提升积层芯片型电子组件性能良率之设计模块方法 THE DESIGN METHOD OF THE INCREASING OF YIELD RATE FOR CHIP AND ARRAY TYPE DEVICES
公开(公告)号：TWI283432B
公开(公告)日：2007-07-01
申请号：TW094122664
申请日：2005-07-05
申请人：立昌先進科技股份有限公司 LEADER WELL TECHNOLOGY CO., LTD.
发明人：林居南 LIN, JIU NAN , 鐘信吉 CHUNG, HSIN CHI , 徐至賢 HSU, CHIN HSIEN
IPC分类号： H01L
摘要：一種提昇積層晶片型電子元件性能良率之設計模組方法，係將積層型或陣列式電子元件欲表現出電氣特性，利用陶瓷介電層及金屬電極層，交互堆疊後，切割燒結及上端電極後，形成一並聯式之電子元件特性，每一積層元件若欲表現相當一致電性及高製作良率，即需依賴高準確經度之設備機台及良好之操作參數搭配，但是一旦設備機台靈敏度下降或人為作業誤差，就易造成產品元件品質下降，本發明即是利用簡易方便之設計理念，將積層堆疊式之電子元件之製造工藝，利用網印電極錯位的方式，將內電極的設計，由傳統並聯式之電子元件，變更成串並聯之電子元件特性，以提高元件製造的良品率。特別當使用製作於具高集中度之低壓、低電容電性製作上，更能提昇產品元件之良率表現。因此，此設計理念產品比一般陣列式電子元件之產品，於工程良率表現上具高精度、高品質之製造工程之工藝。
简体摘要：一种提升积层芯片型电子组件性能良率之设计模块方法，系将积层型或数组式电子组件欲表现出电气特性，利用陶瓷介电层及金属电极层，交互堆栈后，切割烧结及上端电极后，形成一并联式之电子组件特性，每一积层组件若欲表现相当一致电性及高制作良率，即需依赖高准确经度之设备机台及良好之操作参数搭配，但是一旦设备机台灵敏度下降或人为作业误差，就易造成产品组件品质下降，本发明即是利用简易方便之设计理念，将积层堆栈式之电子组件之制造工艺，利用网印电极错位的方式，将内电极的设计，由传统并联式之电子组件，变更成串并联之电子组件特性，以提高组件制造的良品率。特别当使用制作于具高集中度之低压、低电容电性制作上，更能提升产品组件之良率表现。因此，此设计理念产品比一般数组式电子组件之产品，于工程良率表现上具高精度、高品质之制造工程之工艺。

3. 实用新型

TWM250502U 表面黏著型靜電防護模組之結構失效
简体标题：表面黏着型静电防护模块之结构
公开(公告)号：TWM250502U
公开(公告)日：2004-11-11
申请号：TW092212674
申请日：2003-07-10
申请人：立昌先進科技股份有限公司 LEADER WELL TECHNOLOGY CO., LTD.
发明人：李坤龍
IPC分类号： H05F
摘要：一種表面黏著型靜電防護模組之結構，係由一氧化鋅材質之薄片狀本體內設有兩內電極及一中間電極；該本體內部兩側分別具有內電極，兩內電極之間為間隔水平狀的錯開設置，內電極之兩端分別具有兩個端接點，於兩內電極之間為設有中間電極，該中間電極兩端為形成端接點，中間電極並與兩內電極形成上下間隔重疊，已分別形成兩個獨立的介電層，而藉此介電層作為共同電極，將上下層內極串聯，而構成具有電感器、電容器、暫態突波抑制器等電子元件，並組成T型或π型結構，達到同時兼具濾波器與靜電防護功能之晶片模組。
简体摘要：一种表面黏着型静电防护模块之结构，系由一氧化锌材质之薄片状本体内设有两内电极及一中间电极；该本体内部两侧分别具有内电极，两内电极之间为间隔水平状的错开设置，内电极之两端分别具有两个端接点，于两内电极之间为设有中间电极，该中间电极两端为形成端接点，中间电极并与两内电极形成上下间隔重叠，已分别形成两个独立的介电层，而借此介电层作为共同电极，将上下层内极串联，而构成具有电感器、电容器、暂态突波抑制器等电子组件，并组成T型或π型结构，达到同时兼具滤波器与静电防护功能之芯片模块。

4. 实用新型

TWM250445U 基層式突波吸收器及其陣列結構改良失效
简体标题：基层式突波吸收器及其数组结构改良
公开(公告)号：TWM250445U
公开(公告)日：2004-11-11
申请号：TW092212117
申请日：2003-07-01
申请人：立昌先進科技股份有限公司 LEADER WELL TECHNOLOGY CO., LTD.
发明人：李坤龍
IPC分类号： H02H
摘要：一種基層式突波吸收器結構改良，主要於本體內部之兩層第一電極層及第二電極層分設於兩端，兩電極層之間為呈水平方向間隔設置，於兩電極層內側上為覆蓋一層中間電極層，此中間電極層可作為將兩平行設置之電極層串聯，以構成在單一本體中具有一相對串接之基層式突波吸收器結構；及，一種基層式突波吸收器陣列結構改良，主要係由一長型薄片狀共同本體及至少兩個以該本體作為共同陣列本體排呈一列突波吸收器元件所構成，每一元件之本體內部之兩第一電極層及第二電極層之間呈水平延伸設置，於兩電極層上覆蓋一層中間電極層，其中各突波吸收器元件之中間電極層係向相鄰之突波吸收器元件延伸並合而為一，進而使各元件之間相互串聯；藉由將對至少兩個以上的兩電極採以相互平行設置，於兩電極上覆蓋一層電極，利用所覆蓋之電極串聯兩平行設置之電極層，得藉以組成多個元件串聯，同時也可以獲得倍增的元件數量，並利用整體結構採兩層的結構設置，得縮小元件體積，相對的能使電子產品體積減小，並降低製造成本者。
简体摘要：一种基层式突波吸收器结构改良，主要于本体内部之两层第一电极层及第二电极层分设于两端，两电极层之间为呈水平方向间隔设置，于两电极层内侧上为覆盖一层中间电极层，此中间电极层可作为将两平行设置之电极层串联，以构成在单一本体中具有一相对串接之基层式突波吸收器结构；及，一种基层式突波吸收器数组结构改良，主要系由一长型薄片状共同本体及至少两个以该本体作为共同数组本体排呈一列突波吸收器组件所构成，每一组件之本体内部之两第一电极层及第二电极层之间呈水平延伸设置，于两电极层上覆盖一层中间电极层，其中各突波吸收器组件之中间电极层系向相邻之突波吸收器组件延伸并合而为一，进而使各组件之间相互串联；借由将对至少两个以上的两电极采以相互平行设置，于两电极上覆盖一层电极，利用所覆盖之电极串联两平行设置之电极层，得借以组成多个组件串联，同时也可以获得倍增的组件数量，并利用整体结构采两层的结构设置，得缩小组件体积，相对的能使电子产品体积减小，并降低制造成本者。

5. 发明专利

TWI277105B 表面黏著式氧化鋅變阻器之製造方法及製品失效
简体标题：表面黏着式氧化锌变阻器之制造方法及制品
公开(公告)号：TWI277105B
公开(公告)日：2007-03-21
申请号：TW091101951
申请日：2002-02-05
申请人：立昌先進科技股份有限公司 LEADER WELL TECHNOLOGY CO., LTD.
发明人：張景貿
IPC分类号： H01C
摘要：本發明是有關表面黏著式氧化鋅變阻器之製造方法，此製法係藉原料混合球磨加水後噴霧造料，再將此粉料直接沖壓成型，以取代習用之鍛燒、調漿、淋膜疊層、烘乾等步驟，如此將先前製作此類晶片式氧化鋅變阻器之複雜而費時之製程步驟簡化至最少，並將作業方式改善，而能快速產出品質及特性一致性的產品，而此產品的良率也同時提高，節省製造成本，此製程方式的改良，可縮短製程所需時間，方便製程中作業，也免去原先製程中需使用的有機溶劑，對環境污染，人體健康及後處理方面之問題加以有效解決，不因製程之改變而影響變阻器成品的特性與功能。
简体摘要：本发明是有关表面黏着式氧化锌变阻器之制造方法，此制法系藉原料混合球磨加水后喷雾造料，再将此粉料直接冲压成型，以取代习用之锻烧、调浆、淋膜叠层、烘干等步骤，如此将先前制作此类芯片式氧化锌变阻器之复杂而费时之制程步骤简化至最少，并将作业方式改善，而能快速产出品质及特性一致性的产品，而此产品的良率也同时提高，节省制造成本，此制程方式的改良，可缩短制程所需时间，方便制程中作业，也免去原先制程中需使用的有机溶剂，对环境污染，人体健康及后处理方面之问题加以有效解决，不因制程之改变而影响变阻器成品的特性与功能。

6. 发明专利

TW200636764A 可電鍍陣列式電子元件的製造方法 THE MANUFACTURING PROCESS OF THE ELECTRIC PLATING OF ARRAY TYPE CHIP DEVICES 失效
简体标题：可电镀数组式电子组件的制造方法 THE MANUFACTURING PROCESS OF THE ELECTRIC PLATING OF ARRAY TYPE CHIP DEVICES
公开(公告)号：TW200636764A
公开(公告)日：2006-10-16
申请号：TW094110817
申请日：2005-04-06
申请人：立昌先進科技股份有限公司 LEADER WELL TECHNOLOGY CO, LTD
发明人：林居南 LIN, JIU NAN , 黃興祥 CHUNG, HSIN CHI , 連偉成 LIEN, WEI CHENG
IPC分类号： H01C
摘要：一種可電鍍陣列式電子元件的製造方法，主要係利用在陣列式元件表面批覆一層絕緣披覆層的方式，以增進元件的表面電阻值，使一般半導體型陣列電子元件，如：陣列式突波吸收器(array chip varistor)、陣列式負溫度熱敏電阻(array chip NTC thermistor)及陣列式正溫度熱敏電阻(array chip PTC thermistor)，可以進行電鍍製程。因此，能夠使得經表面批覆一層絕緣披覆層的方式的產品具有比未電鍍產品更好的壽命及更佳的表面黏著(surface mounting)特性。該絕緣披覆層的製作方式為以奈米絕緣材料，以六面包覆元件方式，經高溫熱處理後，使奈米材料在元件表面形成封孔緻密的高絕緣阻抗特性。
简体摘要：一种可电镀数组式电子组件的制造方法，主要系利用在数组式组件表面批复一层绝缘披覆层的方式，以增进组件的表面电阻值，使一般半导体型数组电子组件，如：数组式突波吸收器(array chip varistor)、数组式负温度热敏电阻(array chip NTC thermistor)及数组式正温度热敏电阻(array chip PTC thermistor)，可以进行电镀制程。因此，能够使得经表面批复一层绝缘披覆层的方式的产品具有比未电镀产品更好的寿命及更佳的表面黏着(surface mounting)特性。该绝缘披覆层的制作方式为以奈米绝缘材料，以六面包覆组件方式，经高温热处理后，使奈米材料在组件表面形成封孔致密的高绝缘阻抗特性。

7. 发明专利

TW200847391A 一種複相陶瓷二極體材料 MULTIPHASE CERAMIC MATERIAL FOR DIODE 审中-公开
简体标题：一种复相陶瓷二极管材料 MULTIPHASE CERAMIC MATERIAL FOR DIODE
公开(公告)号：TW200847391A
公开(公告)日：2008-12-01
申请号：TW096119024
申请日：2007-05-28
申请人：宏起奈米科技股份有限公司 LEADER WELL TECHNOLOGY CO., LTD.
发明人：譚玉雯 TAN, YU WEN , 朱頡安 ZHU, JIE-AN
IPC分类号： H01L , H02H
摘要：一種複相陶瓷二極體材料,包括具低介電常數特性的玻璃基材及散佈在所述的玻璃基材內部的具低電阻特性的微米級及奈米級導體或半導體微粒,且在微米級導體或半導體微粒之間,以奈米級導體或半導體微粒散佈其間;這種複相陶瓷二極體材料具有優異的突波吸收能力及靜電吸收能力,加上該材料是由玻璃及金屬導體或半導體微粒所組成,可承受多次的異常過電壓衝擊,尤其可用來製作高頻使用的靜電或是突波吸收保護元件。
简体摘要：一种复相陶瓷二极管材料,包括具低介电常数特性的玻璃基材及散布在所述的玻璃基材内部的具低电阻特性的微米级及奈米级导体或半导体微粒,且在微米级导体或半导体微粒之间,以奈米级导体或半导体微粒散布其间;这种复相陶瓷二极管材料具有优异的突波吸收能力及静电吸收能力,加上该材料是由玻璃及金属导体或半导体微粒所组成,可承受多次的异常过电压冲击,尤其可用来制作高频使用的静电或是突波吸收保护组件。

8. 发明专利

TW200842908A 具雙功能的突波吸收材料 DUAL FUNCTIONS VARISTOR MATERIAL 审中-公开
简体标题：具双功能的突波吸收材料 DUAL FUNCTIONS VARISTOR MATERIAL
公开(公告)号：TW200842908A
公开(公告)日：2008-11-01
申请号：TW096114819
申请日：2007-04-26
申请人：宏起奈米科技股份有限公司 LEADER WELL TECHNOLOGY CO., LTD.
发明人：朱頡安 ZHU, JIE-AN , 章麗雲 ZHANG, LI-YUN , 譚玉雯 TAN, YU WEN
IPC分类号： H01C
摘要：一種突波吸收材料,以一級、二級及三級分散方法將微米、亞微米及奈米級的導體或半導微粒散佈在以玻璃組成的連續相中,其微觀結構包括微米級的導體或半導體微粒散佈在玻璃組成的連續相中,兩微米級導體或半導體微粒間的連續相有亞微米級的導體或半導體微粒散佈其中,又兩亞微米級的導體或半導體微粒間的連續相有奈米級的導體或半導體微粒間散佈其間;這種突波吸收材料具有雙功能,除具有突波吸收特性外,同時具有電容、電感、壓電或熱敏的其中一種特性。
简体摘要：一种突波吸收材料,以一级、二级及三级分散方法将微米、亚微米及奈米级的导体或半导微粒散布在以玻璃组成的连续相中,其微观结构包括微米级的导体或半导体微粒散布在玻璃组成的连续相中,两微米级导体或半导体微粒间的连续相有亚微米级的导体或半导体微粒散布其中,又两亚微米级的导体或半导体微粒间的连续相有奈米级的导体或半导体微粒间散布其间;这种突波吸收材料具有双功能,除具有突波吸收特性外,同时具有电容、电感、压电或热敏的其中一种特性。

9. 发明专利

TW200703431A 提昇積層晶片型電子元件性能良率之設計模組方式 THE DESIGN METHOD OF THE INCREASING OF YIELD RATE FOR CHIP AND ARRAY TYPE DEVICES 失效
简体标题：提升积层芯片型电子组件性能良率之设计模块方式 THE DESIGN METHOD OF THE INCREASING OF YIELD RATE FOR CHIP AND ARRAY TYPE DEVICES
公开(公告)号：TW200703431A
公开(公告)日：2007-01-16
申请号：TW094122664
申请日：2005-07-05
申请人：立昌先進科技股份有限公司 LEADER WELL TECHNOLOGY CO, LTD
发明人：林居南 LIN JIU NAN , 鐘信吉 CHUNG HSIN CHI , 徐至賢 HSU CHIN HSIEN
IPC分类号： H01L
摘要：一種提昇積層晶片型電子元件性能良率之設計模組方式,係將積層型或陣列式電子元件欲表現出電氣特性,利用陶瓷介電層及金屬電極層,交互堆疊後,切割燒結及上端電極後,形成一並聯式之電子元件特性,每一積層元件若欲表現相當一致電性及高製作良率,即需依賴高準確經度之設備機台及良好之操作參數搭配,但是一旦設備機台靈敏度下降或人為作業誤差,就易造成產品元件品質下降,本發明即是利用簡易方便之設計理念,將積層堆疊式之電子元件之製造工藝,利用網印電極錯位的方式,將內電極的設計,由傳統並聯式之電子元件,變更成串並聯之電子元件特性,以提高元件製造的良品率。特別當使用製作於具高集中度之低壓、低電容電性製作上,更能提昇產品元件之良率表現。因此,此設計理念產品比一般陣列式電子元件之產品,於工程良率表現上具高精度、高品質之製造工程之工藝。
简体摘要：一种提升积层芯片型电子组件性能良率之设计模块方式,系将积层型或数组式电子组件欲表现出电气特性,利用陶瓷介电层及金属电极层,交互堆栈后,切割烧结及上端电极后,形成一并联式之电子组件特性,每一积层组件若欲表现相当一致电性及高制作良率,即需依赖高准确经度之设备机台及良好之操作参数搭配,但是一旦设备机台灵敏度下降或人为作业误差,就易造成产品组件品质下降,本发明即是利用简易方便之设计理念,将积层堆栈式之电子组件之制造工艺,利用网印电极错位的方式,将内电极的设计,由传统并联式之电子组件,变更成串并联之电子组件特性,以提高组件制造的良品率。特别当使用制作于具高集中度之低压、低电容电性制作上,更能提升产品组件之良率表现。因此,此设计理念产品比一般数组式电子组件之产品,于工程良率表现上具高精度、高品质之制造工程之工艺。

10. 发明专利

TWI259478B 可電鍍陣列式電子元件的製造方法 THE MANUFACTURING PROCESS OF THE ELECTRIC PLATING OF ARRAY TYPE CHIP DEVICES 失效
简体标题：可电镀数组式电子组件的制造方法 THE MANUFACTURING PROCESS OF THE ELECTRIC PLATING OF ARRAY TYPE CHIP DEVICES
公开(公告)号：TWI259478B
公开(公告)日：2006-08-01
申请号：TW094110817
申请日：2005-04-06
申请人：立昌先進科技股份有限公司 LEADER WELL TECHNOLOGY CO., LTD.
发明人：林居南 LIN, JIU NAN , 黃興祥 CHUNG, HSIN CHI , 連偉成 LIEN, WEI CHENG
IPC分类号： H01C
摘要：一種可電鍍陣列式電子元件的製造方法，主要係利用在陣列式元件表面批覆一層絕緣披覆層的方式，以增進元件的表面電阻值，使一般半導體型陣列電子元件，如：陣列式突波吸收器(array chip varistor)、陣列式負溫度熱敏電阻(array chip NTC thermistor)及陣列式正溫度熱敏電阻(array chip PTC thermistor)，可以進行電鍍製程。因此，能夠使得經表面批覆一層絕緣披覆層的方式的產品具有比未電鍍產品更好的壽命及更佳的表面黏著(surface mounting)特性。該絕緣披覆層的製作方式為以奈米絕緣材料，以六面包覆元件方式，經高溫熱處理後，使奈米材料在元件表面形成封孔緻密的高絕緣阻抗特性。
简体摘要：一种可电镀数组式电子组件的制造方法，主要系利用在数组式组件表面批复一层绝缘披覆层的方式，以增进组件的表面电阻值，使一般半导体型数组电子组件，如：数组式突波吸收器(array chip varistor)、数组式负温度热敏电阻(array chip NTC thermistor)及数组式正温度热敏电阻(array chip PTC thermistor)，可以进行电镀制程。因此，能够使得经表面批复一层绝缘披覆层的方式的产品具有比未电镀产品更好的寿命及更佳的表面黏着(surface mounting)特性。该绝缘披覆层的制作方式为以奈米绝缘材料，以六面包覆组件方式，经高温热处理后，使奈米材料在组件表面形成封孔致密的高绝缘阻抗特性。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式