专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201044206A 設計驗證設備 DESIGN VERIFICATION APPARATUS 审中-公开
简体标题：设计验证设备 DESIGN VERIFICATION APPARATUS
公开(公告)号：TW201044206A
公开(公告)日：2010-12-16
申请号：TW099107258
申请日：2010-03-12
申请人：富士通微電子股份有限公司
发明人：小泉陵司 , 種房佑介
IPC分类号： G06F , H01L
CPC分类号： G06F17/5081
摘要：一種用於一半導體裝置之設計驗證設備,該設備包含:一儲存部,其用以儲存該半導體裝置之佈局資訊,該佈局資訊包含互連區域和通孔區域之資訊;以及一控制器,其用以將該等互連區域分割成為接線區域和交叉區域,該等交叉區域分別地對應至該等通孔區域,該等接線區域分別地延伸於該等交叉區域之間,並且依據該等接線區域之長度而抽取該等接線區域之至少一者作為具有未來斷開缺陷的可能風險之一候選者。
简体摘要：一种用于一半导体设备之设计验证设备,该设备包含:一存储部,其用以存储该半导体设备之布局信息,该布局信息包含互连区域和通孔区域之信息;以及一控制器,其用以将该等互连区域分割成为接线区域和交叉区域,该等交叉区域分别地对应至该等通孔区域,该等接线区域分别地延伸于该等交叉区域之间,并且依据该等接线区域之长度而抽取该等接线区域之至少一者作为具有未来断开缺陷的可能风险之一候选者。

2. 发明专利

TWI331839B 直流對直流變換器、直流對直流變換器的控制電路以及用於控制直流對直流變換器的方法 DC-DC CONVERTER, CONTROL CIRCUIT FOR DC-DC CONVERTER AND METHOD FOR CONTROLLING DC-DC CONVERTER 有权
简体标题：直流对直流变换器、直流对直流变换器的控制电路以及用于控制直流对直流变换器的方法 DC-DC CONVERTER, CONTROL CIRCUIT FOR DC-DC CONVERTER AND METHOD FOR CONTROLLING DC-DC CONVERTER
公开(公告)号：TWI331839B
公开(公告)日：2010-10-11
申请号：TW095117451
申请日：2006-05-17
申请人：富士通微電子股份有限公司
发明人：長谷川守仁 , 土屋主稅 , 伊藤秀信
IPC分类号： H02M , G05F
CPC分类号： H02M1/38 , H03K2017/307
摘要：一種DC－DC變換器防止貫穿電流在輸出電晶體中流動。一個第一電晶體接收一個輸入電壓。一個第二電晶體連接到該第一電晶體。一個比較器連接到該第二電晶體。該比較器根據在該第二電晶體之兩個電極之間的電位差來偵測流過一個抗流線圈的電流俾可產生一個用於開啟與關閉該第二電晶體的切換控制訊號。該第二電晶體與該比較器形成一個理想二極體。該DC－DC變換器的控制電路根據一個脈衝訊號來產生一個用於開啟與關閉該第一電晶體的作動訊號俾可保持輸出電壓固定。一個貫穿電流防止脈衝產生電路從在該第一電晶體被開啟之前到在該第一電晶體被開啟之後產生一個用於關閉該第二電晶體的脈衝訊號。 A DC－DC converter prevents through current from flowing in an output transistor. A first transistor receives an input voltage. A second transistor is connected to the first transistor. A comparator is connected to the second transistor. The comparator detects current flowing through a choke coil based on the potential difference between two terminals of the second transistor to generate a switching control signal for turning the second transistor on and off. The second transistor and the comparator form an ideal diode. A control circuit of the DC－DC converter generates an activation signal for turning the first transistor on and off based on a pulse signal to keep an output voltage constant. A through current prevention pulse generation circuit generates a pulse signal for turning off the second transistor from before the first transistor is turned on to after the first transistor is turned on. 【創作特點】發明概要
當該第一MOS電晶體被開啟時，該比較器根據在該第二MOS電晶體之兩個端子之間的電位差來產生一個用於控制該第二MOS電晶體的訊號。如果這個訊號被延遲的話，該第一MOS電晶體與該第二MOS電晶體會在同一時間開啟。如果這發生的話，一個大的貫穿電流經由該等電晶體流動並且增加電力消耗。
本發明提供一種防止貫穿電流在一個輸出電晶體內流動的DC－DC變換器及一種如此之DC－DC變換器的控制電路。
本發明之一個特徵是為一種用於從一個輸入電壓產生一個輸出電壓的DC－DC變換器。該DC－DC變換器包括一個用於接收該輸入電壓的第一電晶體。一個第二電晶體是連接到該第一電晶體。一個抗流線圈是連接至一個在該第一電晶體與該第二電晶體之間的節點。一個用於偵測流過該抗流線圈之電流俾產生一個用於控制該第二電晶體開啟與關閉之切換控制訊號的比較器是連接到該第二電晶體。一個用於控制該第一電晶體開啟與關閉俾保持該輸出電壓固定的控制電路是連接到該第一電晶體。一個用於在一個從在該第一電晶體被開啟之前到該第一電晶體被開啟之後的預定周期期間產生一個用於關閉該第二電晶體之脈衝訊號的脈衝產生電路是連接到該控制電路。
本發明之另一個特徵是為一種DC－DC變換器的控制電路，該DC－DC變換器從一個輸入電壓產生一個輸出電壓。該DC－DC變換器包括一個用於接收該輸入電壓的第一電晶體、一個連接到該第一電晶體的第二電晶體、一個連接至一個在該第一電晶體與該第二電晶體之間之節點的抗流線圈、及一個用於偵測流過該抗流線圈之電流俾產生一個用於控制該第二電晶體開啟與關閉之切換控制訊號之連接到該第二電晶體的比較器。該控制電路控制該第一電晶體開啟與關閉俾保持該輸出電壓固定。該控制電路包括一個用於在一個從在該第一電晶體被開啟之前到該第一電晶體被開啟之後之預定周期期間產生一個用於關閉該第二電晶體之脈衝訊號的脈衝產生電路。
本發明之再一特徵是為一種用於控制DC－DC變換器的方法，該DC－DC變換器從一個輸入電壓產生一個輸出電壓。該DC－DC變換器包括一個用於接收該輸入電壓的第一電晶體、一個連接到該第一電晶體的第二電晶體、一個連接至一個在該第一電晶體與該第二電晶體之間之節點的抗流線圈、及一個用於偵測流過該抗流線圈之電流俾產生一個用於控制該第二電晶體開啟與關閉之切換控制訊號之連接到該第二電晶體的比較器。該方法包括控制該第一電晶體開啟與關閉俾保持該輸出電壓固定、偵測流過該抗流線圈的電流、及根據被偵測的電流來控制該第二電晶體開啟與關閉。控制該第二電晶體包括在一個從在該第一電晶體被開啟之前到該第一電晶體被開啟之後之預定周期期間關閉該第二電晶體。
本發明之其他特徵與優點將會由於後面配合該等舉例描繪本發明之原理之附圖的描述而變得清楚明白。
圖式簡單說明
本發明，與其之目的和優點一起，藉由配合該等附圖一起參閱目前之較佳實施例之後面的描述而會得到更佳的了解，在該等圖式中：第1圖是為本發明之第一實施例之DC－DC變換器的示意方塊電路圖；第2圖是為本發明之第二實施例之DC－DC變換器的示意電路圖；第3圖是為第2圖之DC－DC變換器之在連續模式的運作波形圖：第4圖是為第2圖之DC－DC變換器之在非連續模式的運作波形圖；第5(a)圖是為一個顯示一個理想二極體之電壓－電流特性的圖表；第5(b)圖是為一個顯示一個半導體二極體之電壓－電流特性的圖表；第6圖是為一個顯示第2圖之DC－DC變換器之運作模擬之結果的波形圖；第7(a)圖是為一個顯示一個習知DC－DC變換器之運作模擬之結果的波形圖；第7(b)圖是為一個顯示第7(a)圖之運作波形之由虛線圈起來之部份的放大圖；第8圖是為本發明之第三實施例之DC－DC變換器的示意電路圖；第9圖是為當輸出電壓是為低時處於PFM模式之第8圖之DC－DC變換器的運作波形圖；第10圖是為當輸出電壓是為高時處於PFM模式之第8圖之DC－DC變換器的運作波形圖；第11圖是為本發明之第四實施例之DC－DC變換器的示意電路圖；第12圖是為本發明之第五實施例之DC－DC變換器的示意電路圖；第13圖是為本發明之第六實施例之DC－DC變換器的示意電路圖；第14圖是為本發明之第七實施例之DC－DC變換器的示意電路圖；第15圖是為本發明之第八實施例之DC－DC變換器的示意電路圖；第16圖是為本發明之第九實施例之DC－DC變換器的示意電路圖；第17圖是為本發明之第十實施例之DC－DC變換器的示意電路圖；第18圖是為本發明之第十一實施例之DC－DC變換器的示意電路圖；第19圖是為本發明之第十二實施例之DC－DC變換器的示意電路圖；第20圖是為第19圖之DC－DC變換器的運作波形圖；第21圖是為本發明之第十三實施例之DC－DC變換器的示意電路圖；第22圖是為本發明之第十四實施例之DC－DC變換器的示意電路圖；第23圖是為本發明之第十五實施例之DC－DC變換器的示意電路圖；第24圖是為被包括在第23圖之DC－DC變換器內之比較器的示意電路圖；第25圖是為本發明之第十六實施例之DC－DC變換器的示意電路圖；第26圖是為一種習知電壓控制型步降式DC－DC變換器的示意電路圖；第27圖是為第26圖之DC－DC變換器的運作波形圖；第28圖是為本發明之第十七實施例之DC－DC變換器的示意電路圖；第29圖是為第28圖之DC－DC變換器的運作波形圖；第30圖是為本發明之第十八實施例之DC－DC變換器的示意電路圖；第31圖是為第30圖之DC－DC變換器的運作波形圖；第32圖是為本發明之第十九實施例之DC－DC變換器的示意電路圖；第33圖是為本發明之第二十實施例之DC－DC變換器的示意電路圖；第34圖是為本發明之第二十一實施例之DC－DC變換器的示意電路圖；及第35圖是為本發明之第二十二實施例之DC－DC變換器的示意電路圖。
简体摘要：一种DC－DC变换器防止贯穿电流在输出晶体管中流动。一个第一晶体管接收一个输入电压。一个第二晶体管连接到该第一晶体管。一个比较器连接到该第二晶体管。该比较器根据在该第二晶体管之两个电极之间的电位差来侦测流过一个抗流线圈的电流俾可产生一个用于打开与关闭该第二晶体管的切换控制信号。该第二晶体管与该比较器形成一个理想二极管。该DC－DC变换器的控制电路根据一个脉冲信号来产生一个用于打开与关闭该第一晶体管的作动信号俾可保持输出电压固定。一个贯穿电流防止脉冲产生电路从在该第一晶体管被打开之前到在该第一晶体管被打开之后产生一个用于关闭该第二晶体管的脉冲信号。 A DC－DC converter prevents through current from flowing in an output transistor. A first transistor receives an input voltage. A second transistor is connected to the first transistor. A comparator is connected to the second transistor. The comparator detects current flowing through a choke coil based on the potential difference between two terminals of the second transistor to generate a switching control signal for turning the second transistor on and off. The second transistor and the comparator form an ideal diode. A control circuit of the DC－DC converter generates an activation signal for turning the first transistor on and off based on a pulse signal to keep an output voltage constant. A through current prevention pulse generation circuit generates a pulse signal for turning off the second transistor from before the first transistor is turned on to after the first transistor is turned on. 【创作特点】发明概要当该第一MOS晶体管被打开时，该比较器根据在该第二MOS晶体管之两个端子之间的电位差来产生一个用于控制该第二MOS晶体管的信号。如果这个信号被延迟的话，该第一MOS晶体管与该第二MOS晶体管会在同一时间打开。如果这发生的话，一个大的贯穿电流经由该等晶体管流动并且增加电力消耗。本发明提供一种防止贯穿电流在一个输出晶体管内流动的DC－DC变换器及一种如此之DC－DC变换器的控制电路。本发明之一个特征是为一种用于从一个输入电压产生一个输出电压的DC－DC变换器。该DC－DC变换器包括一个用于接收该输入电压的第一晶体管。一个第二晶体管是连接到该第一晶体管。一个抗流线圈是连接至一个在该第一晶体管与该第二晶体管之间的节点。一个用于侦测流过该抗流线圈之电流俾产生一个用于控制该第二晶体管打开与关闭之切换控制信号的比较器是连接到该第二晶体管。一个用于控制该第一晶体管打开与关闭俾保持该输出电压固定的控制电路是连接到该第一晶体管。一个用于在一个从在该第一晶体管被打开之前到该第一晶体管被打开之后的预定周期期间产生一个用于关闭该第二晶体管之脉冲信号的脉冲产生电路是连接到该控制电路。本发明之另一个特征是为一种DC－DC变换器的控制电路，该DC－DC变换器从一个输入电压产生一个输出电压。该DC－DC变换器包括一个用于接收该输入电压的第一晶体管、一个连接到该第一晶体管的第二晶体管、一个连接至一个在该第一晶体管与该第二晶体管之间之节点的抗流线圈、及一个用于侦测流过该抗流线圈之电流俾产生一个用于控制该第二晶体管打开与关闭之切换控制信号之连接到该第二晶体管的比较器。该控制电路控制该第一晶体管打开与关闭俾保持该输出电压固定。该控制电路包括一个用于在一个从在该第一晶体管被打开之前到该第一晶体管被打开之后之预定周期期间产生一个用于关闭该第二晶体管之脉冲信号的脉冲产生电路。本发明之再一特征是为一种用于控制DC－DC变换器的方法，该DC－DC变换器从一个输入电压产生一个输出电压。该DC－DC变换器包括一个用于接收该输入电压的第一晶体管、一个连接到该第一晶体管的第二晶体管、一个连接至一个在该第一晶体管与该第二晶体管之间之节点的抗流线圈、及一个用于侦测流过该抗流线圈之电流俾产生一个用于控制该第二晶体管打开与关闭之切换控制信号之连接到该第二晶体管的比较器。该方法包括控制该第一晶体管打开与关闭俾保持该输出电压固定、侦测流过该抗流线圈的电流、及根据被侦测的电流来控制该第二晶体管打开与关闭。控制该第二晶体管包括在一个从在该第一晶体管被打开之前到该第一晶体管被打开之后之预定周期期间关闭该第二晶体管。本发明之其他特征与优点将会由于后面配合该等举例描绘本发明之原理之附图的描述而变得清楚明白。图式简单说明本发明，与其之目的和优点一起，借由配合该等附图一起参阅目前之较佳实施例之后面的描述而会得到更佳的了解，在该等图式中：第1图是为本发明之第一实施例之DC－DC变换器的示意方块电路图；第2图是为本发明之第二实施例之DC－DC变换器的示意电路图；第3图是为第2图之DC－DC变换器之在连续模式的运作波形图：第4图是为第2图之DC－DC变换器之在非连续模式的运作波形图；第5(a)图是为一个显示一个理想二极管之电压－电流特性的图表；第5(b)图是为一个显示一个半导体二极管之电压－电流特性的图表；第6图是为一个显示第2图之DC－DC变换器之运作仿真之结果的波形图；第7(a)图是为一个显示一个习知DC－DC变换器之运作仿真之结果的波形图；第7(b)图是为一个显示第7(a)图之运作波形之由虚线圈起来之部份的放大图；第8图是为本发明之第三实施例之DC－DC变换器的示意电路图；第9图是为当输出电压是为低时处于PFM模式之第8图之DC－DC变换器的运作波形图；第10图是为当输出电压是为高时处于PFM模式之第8图之DC－DC变换器的运作波形图；第11图是为本发明之第四实施例之DC－DC变换器的示意电路图；第12图是为本发明之第五实施例之DC－DC变换器的示意电路图；第13图是为本发明之第六实施例之DC－DC变换器的示意电路图；第14图是为本发明之第七实施例之DC－DC变换器的示意电路图；第15图是为本发明之第八实施例之DC－DC变换器的示意电路图；第16图是为本发明之第九实施例之DC－DC变换器的示意电路图；第17图是为本发明之第十实施例之DC－DC变换器的示意电路图；第18图是为本发明之第十一实施例之DC－DC变换器的示意电路图；第19图是为本发明之第十二实施例之DC－DC变换器的示意电路图；第20图是为第19图之DC－DC变换器的运作波形图；第21图是为本发明之第十三实施例之DC－DC变换器的示意电路图；第22图是为本发明之第十四实施例之DC－DC变换器的示意电路图；第23图是为本发明之第十五实施例之DC－DC变换器的示意电路图；第24图是为被包括在第23图之DC－DC变换器内之比较器的示意电路图；第25图是为本发明之第十六实施例之DC－DC变换器的示意电路图；第26图是为一种习知电压控制型步降式DC－DC变换器的示意电路图；第27图是为第26图之DC－DC变换器的运作波形图；第28图是为本发明之第十七实施例之DC－DC变换器的示意电路图；第29图是为第28图之DC－DC变换器的运作波形图；第30图是为本发明之第十八实施例之DC－DC变换器的示意电路图；第31图是为第30图之DC－DC变换器的运作波形图；第32图是为本发明之第十九实施例之DC－DC变换器的示意电路图；第33图是为本发明之第二十实施例之DC－DC变换器的示意电路图；第34图是为本发明之第二十一实施例之DC－DC变换器的示意电路图；及第35图是为本发明之第二十二实施例之DC－DC变换器的示意电路图。

3. 发明专利

TWI327432B 陰影補償電路及其控制方法 SHADING COMPENSATION CIRCUIT AND CONTROL METHOD THEREOF 有权
简体标题：阴影补偿电路及其控制方法 SHADING COMPENSATION CIRCUIT AND CONTROL METHOD THEREOF
公开(公告)号：TWI327432B
公开(公告)日：2010-07-11
申请号：TW095130268
申请日：2006-08-17
申请人：富士通微電子股份有限公司
发明人：大原邦裕
IPC分类号： H04N
CPC分类号： H04N5/217
摘要：所提供係一種陰影補償電路，其係有能力儲存一些有關具有最佳之位元長度的陰影補償之校正係數，而使該等校正係數之資料尺寸可被降低。此種用以相對於水平方向和垂直方向校正該等陰影性質有關的陰影補償電路，係具有水平校正係數HHK和垂直校正係數VHK，彼等各係具有一種依據一個水平方向計數值HCT或一個垂直方向計數值VCT加以最佳化之位元長度。外圍之影像資料有關的水平和垂直校正係數HHK、VHK，在位元長度上係長於中央之影像資料有關的水平和垂直校正係數HHK、VHK。
简体摘要：所提供系一种阴影补偿电路，其系有能力存储一些有关具有最佳之比特长度的阴影补偿之校正系数，而使该等校正系数之数据尺寸可被降低。此种用以相对于水平方向和垂直方向校正该等阴影性质有关的阴影补偿电路，系具有水平校正系数HHK和垂直校正系数VHK，彼等各系具有一种依据一个水平方向计数值HCT或一个垂直方向计数值VCT加以最优化之比特长度。外围之影像数据有关的水平和垂直校正系数HHK、VHK，在比特长度上系长于中央之影像数据有关的水平和垂直校正系数HHK、VHK。

4. 发明专利

TWI322576B 展頻時鐘產生電路及其控制方法 SPREAD SPECTRUM CLOCK GENERATION CIRCUIT AND A METHOD OF CONTROLLING THEREOF 有权
简体标题：展频时钟产生电路及其控制方法 SPREAD SPECTRUM CLOCK GENERATION CIRCUIT AND A METHOD OF CONTROLLING THEREOF
公开(公告)号：TWI322576B
公开(公告)日：2010-03-21
申请号：TW094116301
申请日：2005-05-19
申请人：富士通微電子股份有限公司
发明人：齋藤修一 , 岡田浩司
IPC分类号： H03L
CPC分类号： H04B1/707 , H03L7/08
摘要：一種展頻時鐘產生電路與其控制方法被揭示，其提供較少顫動與理想展頻，並促成電路規模與耗電減小。就此點而言，電流控制型式調變器被配備電流源(電流4i)。一充電器單元CGa與一放電器單元DGa被設計，使得電流i，2i與4i例如藉由適當地設定該等電晶體之大小而被允許流動。CIa至CIIIa之調變週期被重複及一輸出碼依據每一調變週期由一切換控制電路20a被產生。一切換單元依據該輸出碼被控制而用對應於該輸出碼之一充電/放電電流CDI來使一電容器元件C1充電或放電。因此，充電量與放電量就全部調變週期CIa至CIIIa具有相同之值，即6i[A．時鐘]。 A spread spectrum clock generation circuit and a controlling method thereof are disclosed, which provide clocks having less jitter and ideal spread spectrum and enable a reduction in circuit scale and in power consumption. To this end, a current control type modulator 19a is equipped with a current source Ia (current 4i). A charger unit CGa and a discharger unit DGa are designed such that currents i, 2i and 4i are allowed to flow, for example, by properly setting the sizes of transistors. Modulation cycles CIa to CIIIA are repeated and an output code is generated from a switching control circuit 20a according to each modulation cycle. A switching unit SSa is controlled according to the output code, thereby charging or discharging a capacitor element C1 with a charge/discharge current CDI corresponding to the output code. Hence, charge amounts and discharge amounts for all the modulation cycles CIa to CIIIA have the same value, i.e., 6i [A clock]. 【創作特點】發明概要
在第10圖顯示之習知技藝中，其有必要在被組合之調變被實施時改變被連接至調變信號VF之電容器，且在調變信號VF與該被選擇之電容器的電壓間於切換時若有差異，調變信號VF之電壓位準在切換之前與之後會有不連續地變化。此時輸出信號CK在該電容器切換之前與之後有超額的變化，其有時會提高不欲有之顫動。
在第11圖顯示之習知技藝中，控制電路241需要如第12圖顯示地包括上下計數器258與分割器計數器259等。此不利地致使電路規模之提高。
在第11圖中，輸出信號CK之控制利用電流控制振盪器244被實施。由於此控制為電流控制，電力在所有時間於電流數位－類比變換器243中被耗用，且因而不能期待電力節省。
本發明被導向於克服在【先前技術】中所描述的至少一問題，且本發明之一根本目標便為要提供一種展頻時鐘產生電路及控制一展頻時鐘產生電路之方法，其確保時鐘產生係伴隨較少顫動及理想展頻，並促成小規模電路之使用，且後果為較低耗電。
為達成上述目標，依據實施例之一層面，其被提供一種展頻時鐘產生電路，其包含：一電壓控制振盪器電路；一電壓相加器用於將一電壓加入以控制來自該電壓控制振盪器電路之一輸出信號的頻率而具有該電壓之一特定值至用於調變該電壓控制振盪器電路的輸出信號之頻率的電壓，並輸出該等電壓之和至該電壓控制振盪器電路；一電容器單元用於輸出用於調變該頻率之電壓至該電壓相加器；一第一充電器單元用於將該電容器單元充電；一第二充電器單元用於使該電容器單元放電；以及一切換單元用於交替地作成對其一調變週期會變化之每一數個不同週期中介於該第一充電器單元與該電容器單元間或介於該第二充電器單元與該電容器單元間的一連接。
該電壓相加器將一電壓加入以控制來自該電壓控制振盪器電路之一輸出信號的頻率而具有該電壓之一特定值至用於調變該電壓控制振盪器電路的輸出信號之頻率的電壓，並輸出該等電壓之和至該電壓控制振盪器電路。該上下計數器輸出一輸出信號，具有之頻率對應於一輸入信號者。該第一充電器單元將該電容器單元充電。該切換單元交替地作成對其一調變週期會變化之每一數個不同週期中介於該第一充電器單元與該電容器單元間或介於該第二充電器單元與該電容器單元間的一連接。該電容器單元執行電流－電壓變換器，然後輸出一電壓至該電壓相加器用於在該變換後調變該頻率。
該電容器單元藉由在該第一充電器單元與該電容器單元間以該切換單元建立一連接而被充電。隨著該電容器單元被充電，用於調變該輸出信號之頻率上升。該電容器單元藉由在該第二充電器單元與該電容器單元間以該切換單元建立一連接而被放電。隨著該電容器單元被放電，用於調變該輸出信號之頻率下降。用於控制該電壓控制振盪器電路之輸出信號的頻率而具有特定值之電壓與用於調變該電壓控制振盪器電路之輸出信號的頻率之電壓被加在一起以被輸入該電壓控制振盪器電路。其結果為該電壓控制振盪器電路之輸出信號的頻率在響應用於調變頻率之電壓上下而上下。進一步言之，該調變週期亦在此時之際變為數個不同週期，而該被組合之調變被實施。
為達成上述目標，依據本發明之另一層面，其被提供一種控制一展頻時鐘產生電路之方法，其包含之步驟為：在一調變週期會對之變化的每一數個不同週期中交替地使一電容器單元充電或放電；依據在該電容器單元中累積之充電量輸出一電壓值；以及輸出表示依據對應於該充電量被調變之振盪頻率的一信號。
該交替地使一電容器單元充電或放電之步驟係在一調變週期會對之變化的每一數個不同週期中被執行。利用依據在該電容器單元中累積之充電量輸出一電壓值的步驟，該電流－電壓變換被實施。依照對應於該電容器單元之電壓值變化，該輸出信號之振盪頻率被調變。因而，展頻時鐘產生被執行。
利用上面的配置下，本發明提供下列的效果：首先，依據本發明，用於調變該電壓控制振盪器電路之輸出信號的該電壓之控制(此後被稱為「調變電壓」)係藉由控制該電容器單元之充電/放電電流被實施。更明確的說，該電容器單元被充電或放電，並輸出以電流－電壓變換所獲得之一調變電壓。由於由該電容器單元被輸出之調變電壓的電壓位準連續地依照該電容器單元之充電量變化，該電壓位準以不致在一充電相位與一放電相位間之一切換點造成突然不連續變化地平順地改變。結果為伴隨較少顫動與理想展頻之時鐘變成可能的，此為電磁干擾放射減少之最大成因。
其次，在本發明中，用於調變該輸出信號之頻率的信號控制係以電流被執行，而一電壓控制振盪器電路被使用為該振盪器電路。在此配置中，電流－電壓變換係在該電容器單元中被實施。因而，該電壓控制振盪器電路之使用比起一電流控制振盪器被使用之情形可降低耗電，故省電可被達成。
第三，本發明被設計以用該切換單元來切換電流路徑。此使比涉及分割器、上下計數器、分割器計數器、切換電路與其他者之複雜電路組構運用較簡單的電路組構成為可能的。依據本發明之電路運用較少數目之電容器，而與運用數個電容器之習知情形對照之下減少一般需要大空間之電容器所占用的空間。此促成電路規模之降低。此外，小規模電路之使用可導致節電。
圖式簡單說明
本發明之上面目標與嶄新特點將由下列詳細描述在同者配合相關附圖被讀取時變得完全地呈現。然而，其將被直接了解這些圖僅為圖示之目的，且不欲成為界定本發明之限制。
第1圖為依據本發明一第一實施例之一SSCG電路10；第2圖為依據本發明一第一實施例之一電流式調變器19的實作構造圖；第3圖為一波形圖，顯示該電流式調變器19的作業波形與一輸出信號CK；第4圖為來自SSCG電路10之輸出信號CK的頻譜波形圖；第5圖為依據一第二實施例之電流式調變器19a的電路圖；第6圖為一波形圖，顯示該電流式調變器19a的作業波形與一輸出信號CK；裝7圖為來自依據該第二實施例的SSCG電路10之輸出信號CK的頻譜波形圖；第8圖為一表，顯示一輸出碼與電流值間之相關；第9圖顯示一慣常SSCG電路200之組構；第10圖顯示一慣常切換控制電路120與一類比調變器119之電路組構；第11圖顯示依據習知技藝之一第二組構例的一SSCG電路200a；第12圖顯示一慣常控制單元241之組構；第13圖顯示一上下計數器258與分割器計數器259之操作；第14圖顯示一慣常數位－類比變換器243之電路組構；以及第15圖顯示一慣常SSCG電路200之頻譜波形圖。
简体摘要：一种展频时钟产生电路与其控制方法被揭示，其提供较少颤动与理想展频，并促成电路规模与耗电减小。就此点而言，电流控制型式调制器被配备电流源(电流4i)。一充电器单元CGa与一放电器单元DGa被设计，使得电流i，2i与4i例如借由适当地设置该等晶体管之大小而被允许流动。CIa至CIIIa之调制周期被重复及一输出码依据每一调制周期由一切换控制电路20a被产生。一切换单元依据该输出码被控制而用对应于该输出码之一充电/放电电流CDI来使一电容器组件C1充电或放电。因此，充电量与放电量就全部调制周期CIa至CIIIa具有相同之值，即6i[A．时钟]。 A spread spectrum clock generation circuit and a controlling method thereof are disclosed, which provide clocks having less jitter and ideal spread spectrum and enable a reduction in circuit scale and in power consumption. To this end, a current control type modulator 19a is equipped with a current source Ia (current 4i). A charger unit CGa and a discharger unit DGa are designed such that currents i, 2i and 4i are allowed to flow, for example, by properly setting the sizes of transistors. Modulation cycles CIa to CIIIA are repeated and an output code is generated from a switching control circuit 20a according to each modulation cycle. A switching unit SSa is controlled according to the output code, thereby charging or discharging a capacitor element C1 with a charge/discharge current CDI corresponding to the output code. Hence, charge amounts and discharge amounts for all the modulation cycles CIa to CIIIA have the same value, i.e., 6i [A clock]. 【创作特点】发明概要在第10图显示之习知技艺中，其有必要在被组合之调制被实施时改变被连接至调制信号VF之电容器，且在调制信号VF与该被选择之电容器的电压间于切换时若有差异，调制信号VF之电压位准在切换之前与之后会有不连续地变化。此时输出信号CK在该电容器切换之前与之后有超额的变化，其有时会提高不欲有之颤动。在第11图显示之习知技艺中，控制电路241需要如第12图显示地包括上下计数器258与分割器计数器259等。此不利地致使电路规模之提高。在第11图中，输出信号CK之控制利用电流控制振荡器244被实施。由于此控制为电流控制，电力在所有时间于电流数码－模拟变换器243中被耗用，且因而不能期待电力节省。本发明被导向于克服在【先前技术】中所描述的至少一问题，且本发明之一根本目标便为要提供一种展频时钟产生电路及控制一展频时钟产生电路之方法，其确保时钟产生系伴随较少颤动及理想展频，并促成小规模电路之使用，且后果为较低耗电。为达成上述目标，依据实施例之一层面，其被提供一种展频时钟产生电路，其包含：一电压控制振荡器电路；一电压相加器用于将一电压加入以控制来自该电压控制振荡器电路之一输出信号的频率而具有该电压之一特定值至用于调制该电压控制振荡器电路的输出信号之频率的电压，并输出该等电压之和至该电压控制振荡器电路；一电容器单元用于输出用于调制该频率之电压至该电压相加器；一第一充电器单元用于将该电容器单元充电；一第二充电器单元用于使该电容器单元放电；以及一切换单元用于交替地作成对其一调制周期会变化之每一数个不同周期中介于该第一充电器单元与该电容器单元间或介于该第二充电器单元与该电容器单元间的一连接。该电压相加器将一电压加入以控制来自该电压控制振荡器电路之一输出信号的频率而具有该电压之一特定值至用于调制该电压控制振荡器电路的输出信号之频率的电压，并输出该等电压之和至该电压控制振荡器电路。该上下计数器输出一输出信号，具有之频率对应于一输入信号者。该第一充电器单元将该电容器单元充电。该切换单元交替地作成对其一调制周期会变化之每一数个不同周期中介于该第一充电器单元与该电容器单元间或介于该第二充电器单元与该电容器单元间的一连接。该电容器单元运行电流－电压变换器，然后输出一电压至该电压相加器用于在该变换后调制该频率。该电容器单元借由在该第一充电器单元与该电容器单元间以该切换单元创建一连接而被充电。随着该电容器单元被充电，用于调制该输出信号之频率上升。该电容器单元借由在该第二充电器单元与该电容器单元间以该切换单元创建一连接而被放电。随着该电容器单元被放电，用于调制该输出信号之频率下降。用于控制该电压控制振荡器电路之输出信号的频率而具有特定值之电压与用于调制该电压控制振荡器电路之输出信号的频率之电压被加在一起以被输入该电压控制振荡器电路。其结果为该电压控制振荡器电路之输出信号的频率在响应用于调制频率之电压上下而上下。进一步言之，该调制周期亦在此时之际变为数个不同周期，而该被组合之调制被实施。为达成上述目标，依据本发明之另一层面，其被提供一种控制一展频时钟产生电路之方法，其包含之步骤为：在一调制周期会对之变化的每一数个不同周期中交替地使一电容器单元充电或放电；依据在该电容器单元中累积之充电量输出一电压值；以及输出表示依据对应于该充电量被调制之振荡频率的一信号。该交替地使一电容器单元充电或放电之步骤系在一调制周期会对之变化的每一数个不同周期中被运行。利用依据在该电容器单元中累积之充电量输出一电压值的步骤，该电流－电压变换被实施。依照对应于该电容器单元之电压值变化，该输出信号之振荡频率被调制。因而，展频时钟产生被运行。利用上面的配置下，本发明提供下列的效果：首先，依据本发明，用于调制该电压控制振荡器电路之输出信号的该电压之控制(此后被称为“调制电压”)系借由控制该电容器单元之充电/放电电流被实施。更明确的说，该电容器单元被充电或放电，并输出以电流－电压变换所获得之一调制电压。由于由该电容器单元被输出之调制电压的电压位准连续地依照该电容器单元之充电量变化，该电压位准以不致在一充电相位与一放电相位间之一切换点造成突然不连续变化地平顺地改变。结果为伴随较少颤动与理想展频之时钟变成可能的，此为电磁干扰放射减少之最大成因。其次，在本发明中，用于调制该输出信号之频率的信号控制系以电流被运行，而一电压控制振荡器电路被使用为该振荡器电路。在此配置中，电流－电压变换系在该电容器单元中被实施。因而，该电压控制振荡器电路之使用比起一电流控制振荡器被使用之情形可降低耗电，故省电可被达成。第三，本发明被设计以用该切换单元来切换电流路径。此使比涉及分割器、上下计数器、分割器计数器、切换电路与其他者之复杂电路组构运用较简单的电路组构成为可能的。依据本发明之电路运用较少数目之电容器，而与运用数个电容器之习知情形对照之下减少一般需要大空间之电容器所占用的空间。此促成电路规模之降低。此外，小规模电路之使用可导致节电。图式简单说明本发明之上面目标与崭新特点将由下列详细描述在同者配合相关附图被读取时变得完全地呈现。然而，其将被直接了解这些图仅为图标之目的，且不欲成为界定本发明之限制。第1图为依据本发明一第一实施例之一SSCG电路10；第2图为依据本发明一第一实施例之一电流式调制器19的实作构造图；第3图为一波形图，显示该电流式调制器19的作业波形与一输出信号CK；第4图为来自SSCG电路10之输出信号CK的频谱波形图；第5图为依据一第二实施例之电流式调制器19a的电路图；第6图为一波形图，显示该电流式调制器19a的作业波形与一输出信号CK；装7图为来自依据该第二实施例的SSCG电路10之输出信号CK的频谱波形图；第8图为一表，显示一输出码与电流值间之相关；第9图显示一惯常SSCG电路200之组构；第10图显示一惯常切换控制电路120与一模拟调制器119之电路组构；第11图显示依据习知技艺之一第二组构例的一SSCG电路200a；第12图显示一惯常控制单元241之组构；第13图显示一上下计数器258与分割器计数器259之操作；第14图显示一惯常数码－模拟变换器243之电路组构；以及第15图显示一惯常SSCG电路200之频谱波形图。

5. 发明专利

TWI322328B 光罩之製造方法、元件之製造方法及光罩之監視方法 FABRICATION METHOD FOR PHOTOMASK, FABRICATION METHOD FOR DEVICE AND MONITORING METHOD FOR PHOTOMASK 有权
简体标题：光罩之制造方法、组件之制造方法及光罩之监视方法 FABRICATION METHOD FOR PHOTOMASK, FABRICATION METHOD FOR DEVICE AND MONITORING METHOD FOR PHOTOMASK
公开(公告)号：TWI322328B
公开(公告)日：2010-03-21
申请号：TW095110297
申请日：2006-03-24
申请人：富士通微電子股份有限公司
发明人：細野浩司 , 佐藤由博
IPC分类号： G03F , H01L
CPC分类号： G03F1/32 , G03F1/44
摘要：揭示一種光罩之製造方法。二或更多金屬層是形成在一基底上，且一主要圖案與一監視圖案是形成在除了最低金屬層以外的二或更多金屬層之一或更多金屬層上。然後，測量此監視圖案，且在測量之後移除此監視圖案。然後，主要圖案是形成在最低金屬層上，以便製造由二或更多金屬層形成的一光罩。 A fabrication method for a photomask is disclosed. Two or more metal layers (2, 3) are formed over a substrate (1), and a main pattern (5) and a monitor pattern (6) are formed over one or more ones of the two or more metal layers (2, 3) other than the lowermost metal layer (2). Then, the monitor pattern (6) is measured, and the monitor pattern (6) after measured is removed. Then, the main pattern (5) is formed over the lowermost metal layer (2) to fabricate a photomask formed from the two or more metal layers (2, 3). 【創作特點】發明概要
然而，近年來，在用於形成一微小圖案的光罩中，已經很難自由地將監視圖案6鋪設在有效轉移區域7內。
例如，假如用於保證位置精確度的LINE型監視圖案6A是鋪設在一光罩的有效轉移區域7內，作為一HOLE的話，則監視圖案有時候會在一晶圓製程中變成產生灰塵的來源，這是因為用於HOLE圖案的最佳轉移條件與LINE圖案的最佳轉移圖案是彼此不同的。因此，難以自由地鋪設監視圖案6A於有效轉移區域7內。
而且，基於類似原因，亦難以自由鋪設用於保證尺寸精確度的監視圖案6B於有效轉移區域7內，其中各監視圖案6B是由具有不同直線寬度的多數直線所形成的。
因此，在其中監視圖案6A與6B被鋪設於有效轉移區域7內之情形，圖案在形狀上相當複雜，或者其直線寬度受到限制。而且，有時候需要OPC(光學近接效應修正)。
另一方面，在其中監視圖案6A與6B無法鋪設於有效轉移區域7內之情形，監視圖案6A與6B是鋪設於有效轉移區域7外側，如同上述半色調型式的相位轉變光罩(參考第6圖)的情形。
在此範例中，監視圖案6A與6B是在製造光罩時作為保證與管理之用，且因此保證的有效性會隨著與電路圖案區域(晶片區域)8的距離增加而降低，因此，必須將監視圖案6A與6B鋪設在盡可能接近電路圖案區域(晶片區域)8。
然而，假如監視圖案6A與6B被鋪設在接近晶片區域的話，則在晶圓製程中，可能藉由擴張(flare)而使監視圖案6A與6B轉移至晶圓上。
以此方式，監視圖案6A與6B的設置就會受到許多不同的限制。
因此，假如用於保證位置精確度的監視圖案無法鋪設在有效轉移區域7內或附近的話，則可能會降低確保位置精確度的可靠性。而且，假如具有用於管理光罩精確度所需的不同直線寬度之直線，無法被設置作為保證尺寸精確度的監視圖案，則無法獲得具有不同直線寬度的尺寸測量結果。因此，可能會降低確保尺寸精確度的可靠性。而且，當一監視圖案的直線寬度變小時，則一測量儀器起初具有的可再生性將可能無法有效地展現出來，且會降低測量的可再生性。
本發明提供一種光罩之製造方法、元件之製造方法及光罩之監視方法，其中可以自由地鋪設用於保證及/或管理光罩精確度所需的圖案。
根據本發明的一型態，設有一種光罩的製造方法，包含以下步驟：在一基底上形成二或更多的金屬層；在最低的金屬層以外的二或更多金屬層之一或更多金屬層上，形成一主要圖案及一監視圖案；測量此監視圖案；以及在測量之後移除此監視圖案，且在最低的金屬層上形成主要圖案，以便製造由二或更多金屬層形成的一光罩。
根據本發明的另一型態，設有一元件的製造方法，包含以下步驟：藉由上述光罩之製造方法來製造光罩；以及使用該光罩執行圖案轉移。
根據本發明的另一型態，設有一光罩之監視方法，包含以下步驟：在一基底上形成二或更多金屬層；在上面欲形成光罩圖案之最低的金屬層以外的二或更多金屬層之一或更多金屬層上，形成一主要圖案及一監視圖案；以及測量此監視圖案。
藉由光罩之製造方法以及光罩之監視方法，便不需要將監視圖案留在最終製造的一光罩上。因此，會產生一項優點，就是可以自由地鋪設保證精確度或管理光罩所需的圖案，而不需要注意由於擴張或類似情形的影響導致監視圖案仍存在光罩上之情形而引起的麻煩。因此，可以充分確保光罩精確度上的可靠性以及監視器的可靠性。結果，可以達成一具有比習知光罩更高可靠度的光罩，且可以達成夠高的精確度。
另一方面，藉由元件之製造方法，由於使用藉由本發明光罩之製造方法所製造的一光罩(從該光罩上移除監視圖案)，可以消除監視圖案藉由擴張而轉移至晶圓上的情形。因此，會產生一項優點，就是能防止殘留在光罩上的監視圖案導致的轉移之問題。
從以下的說明以及申請專利範圍中，將可以更加清楚地了解本發明的上述與其它目的、特色與優點。在附圖中，類似的部位或元件是由類似的參數加以標示。
圖式簡單說明
第1(A)至1(G)圖是剖面示意圖，顯示本發明第一實施例的光罩之製造方法。
第2圖是一頂視平面圖，顯示其中本發明第一實施例光罩之製造方法中形成的監視圖案之一狀態。
第3圖是一頂視平面圖，顯示本發明第一實施例光罩之製造方法所製造之光罩。
第4(A)至4(L)圖是剖面示意圖，顯示本發明第一實施例的元件之製造方法。
第5(A)至5(H)圖是剖面示意圖，顯示本發明第二實施例的光罩之製造方法。
第6圖是一頂視平面圖，顯示監視圖案的習知佈置方式之一範例。
第7(A)至7(F)圖是剖面示意圖，顯示用於半色調型式的相位轉變光罩之習知製造方法。
简体摘要：揭示一种光罩之制造方法。二或更多金属层是形成在一基底上，且一主要图案与一监视图案是形成在除了最低金属层以外的二或更多金属层之一或更多金属层上。然后，测量此监视图案，且在测量之后移除此监视图案。然后，主要图案是形成在最低金属层上，以便制造由二或更多金属层形成的一光罩。 A fabrication method for a photomask is disclosed. Two or more metal layers (2, 3) are formed over a substrate (1), and a main pattern (5) and a monitor pattern (6) are formed over one or more ones of the two or more metal layers (2, 3) other than the lowermost metal layer (2). Then, the monitor pattern (6) is measured, and the monitor pattern (6) after measured is removed. Then, the main pattern (5) is formed over the lowermost metal layer (2) to fabricate a photomask formed from the two or more metal layers (2, 3). 【创作特点】发明概要然而，近年来，在用于形成一微小图案的光罩中，已经很难自由地将监视图案6铺设在有效转移区域7内。例如，假如用于保证位置精确度的LINE型监视图案6A是铺设在一光罩的有效转移区域7内，作为一HOLE的话，则监视图案有时候会在一晶圆制程中变成产生灰尘的来源，这是因为用于HOLE图案的最佳转移条件与LINE图案的最佳转移图案是彼此不同的。因此，难以自由地铺设监视图案6A于有效转移区域7内。而且，基于类似原因，亦难以自由铺设用于保证尺寸精确度的监视图案6B于有效转移区域7内，其中各监视图案6B是由具有不同直线宽度的多数直线所形成的。因此，在其中监视图案6A与6B被铺设于有效转移区域7内之情形，图案在形状上相当复杂，或者其直线宽度受到限制。而且，有时候需要OPC(光学近接效应修正)。另一方面，在其中监视图案6A与6B无法铺设于有效转移区域7内之情形，监视图案6A与6B是铺设于有效转移区域7外侧，如同上述半色调型式的相位转变光罩(参考第6图)的情形。在此范例中，监视图案6A与6B是在制造光罩时作为保证与管理之用，且因此保证的有效性会随着与电路图案区域(芯片区域)8的距离增加而降低，因此，必须将监视图案6A与6B铺设在尽可能接近电路图案区域(芯片区域)8。然而，假如监视图案6A与6B被铺设在接近芯片区域的话，则在晶圆制程中，可能借由扩张(flare)而使监视图案6A与6B转移至晶圆上。以此方式，监视图案6A与6B的设置就会受到许多不同的限制。因此，假如用于保证位置精确度的监视图案无法铺设在有效转移区域7内或附近的话，则可能会降低确保位置精确度的可靠性。而且，假如具有用于管理光罩精确度所需的不同直线宽度之直线，无法被设置作为保证尺寸精确度的监视图案，则无法获得具有不同直线宽度的尺寸测量结果。因此，可能会降低确保尺寸精确度的可靠性。而且，当一监视图案的直线宽度变小时，则一测量仪器起初具有的可再生性将可能无法有效地展现出来，且会降低测量的可再生性。本发明提供一种光罩之制造方法、组件之制造方法及光罩之监视方法，其中可以自由地铺设用于保证及/或管理光罩精确度所需的图案。根据本发明的一型态，设有一种光罩的制造方法，包含以下步骤：在一基底上形成二或更多的金属层；在最低的金属层以外的二或更多金属层之一或更多金属层上，形成一主要图案及一监视图案；测量此监视图案；以及在测量之后移除此监视图案，且在最低的金属层上形成主要图案，以便制造由二或更多金属层形成的一光罩。根据本发明的另一型态，设有一组件的制造方法，包含以下步骤：借由上述光罩之制造方法来制造光罩；以及使用该光罩运行图案转移。根据本发明的另一型态，设有一光罩之监视方法，包含以下步骤：在一基底上形成二或更多金属层；在上面欲形成光罩图案之最低的金属层以外的二或更多金属层之一或更多金属层上，形成一主要图案及一监视图案；以及测量此监视图案。借由光罩之制造方法以及光罩之监视方法，便不需要将监视图案留在最终制造的一光罩上。因此，会产生一项优点，就是可以自由地铺设保证精确度或管理光罩所需的图案，而不需要注意由于扩张或类似情形的影响导致监视图案仍存在光罩上之情形而引起的麻烦。因此，可以充分确保光罩精确度上的可靠性以及监视器的可靠性。结果，可以达成一具有比习知光罩更高可靠度的光罩，且可以达成够高的精确度。另一方面，借由组件之制造方法，由于使用借由本发明光罩之制造方法所制造的一光罩(从该光罩上移除监视图案)，可以消除监视图案借由扩张而转移至晶圆上的情形。因此，会产生一项优点，就是能防止残留在光罩上的监视图案导致的转移之问题。从以下的说明以及申请专利范围中，将可以更加清楚地了解本发明的上述与其它目的、特色与优点。在附图中，类似的部位或组件是由类似的参数加以标示。图式简单说明第1(A)至1(G)图是剖面示意图，显示本发明第一实施例的光罩之制造方法。第2图是一顶视平面图，显示其中本发明第一实施例光罩之制造方法中形成的监视图案之一状态。第3图是一顶视平面图，显示本发明第一实施例光罩之制造方法所制造之光罩。第4(A)至4(L)图是剖面示意图，显示本发明第一实施例的组件之制造方法。第5(A)至5(H)图是剖面示意图，显示本发明第二实施例的光罩之制造方法。第6图是一顶视平面图，显示监视图案的习知布置方式之一范例。第7(A)至7(F)图是剖面示意图，显示用于半色调型式的相位转变光罩之习知制造方法。

6. 发明专利

TWI321948B 影像處理電路、成像電路、以及電子裝置 IMAGE PROCESSING CIRCUIT, IMAGING CIRCUIT, AND ELECTRONIC DEVICE 有权
简体标题：影像处理电路、成像电路、以及电子设备 IMAGE PROCESSING CIRCUIT, IMAGING CIRCUIT, AND ELECTRONIC DEVICE
公开(公告)号：TWI321948B
公开(公告)日：2010-03-11
申请号：TW095138384
申请日：2006-10-18
申请人：富士通微電子股份有限公司
发明人：樋口剛
IPC分类号： H04N
CPC分类号： H04N5/378 , H04N5/357 , H04N5/3575
摘要：一種用於降低雜訊之影像處理電路，該影像處理電路包含有一用於取得一影像讀取頭裝置在重置時的一像素信號與曝光後的一像素信號之間的一電位差之相關雙重取樣(CDS)電路、及一類比對數位(AD)轉換電路。該AD轉換電路包含一增加計數器與提供給該影像讀寫頭裝置在一重置時與曝光後之間的電位差之AD轉換的AD轉換時脈、及一用於平均經由重複多數次AD轉換所得到的多數個數位碼值之平均ADC控制電路。
简体摘要：一种用于降低噪声之影像处理电路，该影像处理电路包含有一用于取得一影像读取头设备在重置时的一像素信号与曝光后的一像素信号之间的一电位差之相关双重采样(CDS)电路、及一模拟对数码(AD)转换电路。该AD转换电路包含一增加计数器与提供给该影像读写头设备在一重置时与曝光后之间的电位差之AD转换的AD转换时脉、及一用于平均经由重复多数次AD转换所得到的多数个数码码值之平均ADC控制电路。

7. 发明专利

TW201009345A 雷射清潔裝置及雷射清潔方法 LASER CLEANING APPARATUS AND LASER CLEANING METHOD 审中-公开
简体标题：激光清洁设备及激光清洁方法 LASER CLEANING APPARATUS AND LASER CLEANING METHOD
公开(公告)号：TW201009345A
公开(公告)日：2010-03-01
申请号：TW098125004
申请日：2009-07-24
申请人：富士通股份有限公司 , 富士通微電子股份有限公司
发明人：十倉史彥 , 菊池勝彥 , 赤崎裕二
IPC分类号： G01R , H01L , H01S
CPC分类号： B08B7/0042 , B23K26/06 , B23K26/0622 , G01R3/00
摘要：一種探針清潔裝置包括一清潔條件資料庫，該探針清潔裝置藉以一雷射光束照射該探針而將污染物由一探針移除，參照以如材料與形狀等有關該探針之資訊為基礎之該清潔條件資料庫，且控制如輸出強度、脈衝間隔、波長、及脈衝寬度等雷射光束的性質，使得該探針清潔裝置由該探針移除該污染物且不會因熱破壞該探針。
简体摘要：一种探针清洁设备包括一清洁条件数据库，该探针清洁设备借以一激光光束照射该探针而将污染物由一探针移除，参照以如材料与形状等有关该探针之信息为基础之该清洁条件数据库，且控制如输出强度、脉冲间隔、波长、及脉冲宽度等激光光束的性质，使得该探针清洁设备由该探针移除该污染物且不会因热破坏该探针。

8. 发明专利

TW201004028A 天線及具有該天線之通信裝置 ANTENNA AND COMMUNICATION DEVICE HAVING SAME 审中-公开
简体标题：天线及具有该天线之通信设备 ANTENNA AND COMMUNICATION DEVICE HAVING SAME
公开(公告)号：TW201004028A
公开(公告)日：2010-01-16
申请号：TW098111660
申请日：2009-04-08
申请人：富士通微電子股份有限公司
发明人：作間正雄
IPC分类号： H01Q
CPC分类号： H01Q9/42 , H01Q1/243 , H01Q9/0421 , H01Q21/28
摘要：一種天線裝置，其包括具有一饋送部份的一輻射元件與一浮動導電構件，該浮動導電構件遭提供在該輻射元件與具有產生用於供應至該饋送部份的高頻信號的一高頻信號源的一導電板之間，且該浮動導電構件是電氣浮動的。
简体摘要：一种天线设备，其包括具有一馈送部份的一辐射组件与一浮动导电构件，该浮动导电构件遭提供在该辐射组件与具有产生用于供应至该馈送部份的高频信号的一高频信号源的一导电板之间，且该浮动导电构件是电气浮动的。

9. 发明专利

TWI318807B 窄阻抗轉換裝置 NARROW IMPEDANCE CONVERSION DEVICE 有权
简体标题：窄阻抗转换设备 NARROW IMPEDANCE CONVERSION DEVICE
公开(公告)号：TWI318807B
公开(公告)日：2009-12-21
申请号：TW095131722
申请日：2006-08-29
申请人：大塚寬治 , 宇佐美保 , 秋山豊 , 沖電氣工業股份有限公司 , 東芝股份有限公司 , 富士通微電子股份有限公司 , 瑞薩科技股份有限公司 , 京瓷股份有限公司
发明人：大塚寬治 , 宇佐美保 , 秋山豊
IPC分类号： H01P
CPC分类号： H01P5/02
摘要：一種阻抗轉換裝置具有四個導體，這些導體經配置而使得第一與第二導體形成具有第一特徵阻抗之傳輸線；第三與第四導體形成具有第一特徵阻抗之傳輸線；第一與第三導體形成具有第二特徵阻抗之傳輸線；且第二與第四導體形成具有第二特徵阻抗之傳輸線。第二與第四導體是經由等於第一特徵阻抗之電阻而互連於鄰近末端處。第三與第四導體是經由等於第二特徵阻抗之電阻而互連於鄰近末端處。阻抗轉換裝置之橫向尺寸足夠小以允許插入於疊對線中。 An impedance conversion device has four conductors arranged so thatthe first and second conductors form a transmission line having a first characteristic impedance, the third and fourth conductors form a transmission line having the first characteristic impedance, the first and third conductors form a transmission line having a second characteristic impedance, and the second and fourth conductors form a third transmission line having the second characteristic impedance. The second and fourth conductors are interconnected at proximate ends through a resistance equal to the first characteristic impedance. The third and fourth conductors are interconnected at proximate ends through a resistance equal to the second characteristic impedance. The lateral dimensions of the impedance conversion device are small enough to permit insertion in a stacked pair line.
简体摘要：一种阻抗转换设备具有四个导体，这些导体经配置而使得第一与第二导体形成具有第一特征阻抗之传输线；第三与第四导体形成具有第一特征阻抗之传输线；第一与第三导体形成具有第二特征阻抗之传输线；且第二与第四导体形成具有第二特征阻抗之传输线。第二与第四导体是经由等于第一特征阻抗之电阻而互连于邻近末端处。第三与第四导体是经由等于第二特征阻抗之电阻而互连于邻近末端处。阻抗转换设备之横向尺寸足够小以允许插入于叠对线中。 An impedance conversion device has four conductors arranged so thatthe first and second conductors form a transmission line having a first characteristic impedance, the third and fourth conductors form a transmission line having the first characteristic impedance, the first and third conductors form a transmission line having a second characteristic impedance, and the second and fourth conductors form a third transmission line having the second characteristic impedance. The second and fourth conductors are interconnected at proximate ends through a resistance equal to the first characteristic impedance. The third and fourth conductors are interconnected at proximate ends through a resistance equal to the second characteristic impedance. The lateral dimensions of the impedance conversion device are small enough to permit insertion in a stacked pair line.

10. 发明专利

TWI317980B 半導體裝置測試配置件及半導體裝置測試方法 SEMICONDUCTOR APPARATUS TESTING ARRANGEMENT AND SEMICONDUCTOR APPARATUS TESTING METHOD 有权
简体标题：半导体设备测试配置件及半导体设备测试方法 SEMICONDUCTOR APPARATUS TESTING ARRANGEMENT AND SEMICONDUCTOR APPARATUS TESTING METHOD
公开(公告)号：TWI317980B
公开(公告)日：2009-12-01
申请号：TW095103064
申请日：2006-01-26
申请人：富士通微電子股份有限公司
发明人：丸山茂幸 , 有坂義一 , 田代一宏 , 片山孝幸 , 小澤徹 , 木村雄伸
IPC分类号： H01L , G01R
CPC分类号： G01R1/0433
摘要：本發明揭露一種用於測試製造於一半導體基板上之多數半導體元件的半導體裝置測試配置件，包括設置有多數測試單元的基板，每一單元包括對應該半導體元件之電極端子的探針，以及與該等探針連接之電導體。 A semiconductor apparatus testing arrangement for testing a plurality of semiconductor devices produced on a semiconductor substrate, has a substrate on which a plurality of testing units are arranged, each unit comprising a probe needles corresponding to electrode terminals of the semiconductor device and electric conductor parts connected with the probe needles. 【創作特點】發明概要
根據本發明，用於測試製造於一共同半導體基板上之多數半導體元件的探針卡包括設置有多數測試單元的基板，每一單元包括對應半導體元件之電極端子的探針，以及與該等探針連接之電導體，或用於同時測試製造於一共同半導體基板上之多數半導體元件的方法，其使用設置有多數測試單元的基板，每一單元包括對應該待測試之半導體元件之電極端子的探針，以及與該等探針連接之電導體。
圖式簡單說明
本發明之其它目的及進一步特徵在配合附帶圖式研讀下述詳細說明時將變得更清楚：第1圖顯示例示說明根據本發明之測試配置件中的探針卡之結構的平面圖；第2圖顯示例示說明根據本發明之測試配置件中的探針卡之結構的側視圖；第3圖顯示例示說明根據本發明之測試配置件中的探針卡之結構的截面圖；第4圖顯示例示說明根據本發明之測試配置件中的探針卡中之接地電導體的結構之主要部分的平面圖；第5圖顯示例示說明根據本發明之測試配置件中的探針卡中之訊號佈線導體的結構之主要部分的平面圖；以及第6圖顯示例示說明根據本發明之測試配置件中的探針卡之變化具體例的平面圖。
简体摘要：本发明揭露一种用于测试制造于一半导体基板上之多数半导体组件的半导体设备测试配置件，包括设置有多数测试单元的基板，每一单元包括对应该半导体组件之电极端子的探针，以及与该等探针连接之电导体。 A semiconductor apparatus testing arrangement for testing a plurality of semiconductor devices produced on a semiconductor substrate, has a substrate on which a plurality of testing units are arranged, each unit comprising a probe needles corresponding to electrode terminals of the semiconductor device and electric conductor parts connected with the probe needles. 【创作特点】发明概要根据本发明，用于测试制造于一共同半导体基板上之多数半导体组件的探针卡包括设置有多数测试单元的基板，每一单元包括对应半导体组件之电极端子的探针，以及与该等探针连接之电导体，或用于同时测试制造于一共同半导体基板上之多数半导体组件的方法，其使用设置有多数测试单元的基板，每一单元包括对应该待测试之半导体组件之电极端子的探针，以及与该等探针连接之电导体。图式简单说明本发明之其它目的及进一步特征在配合附带图式研读下述详细说明时将变得更清楚：第1图显示例示说明根据本发明之测试配置件中的探针卡之结构的平面图；第2图显示例示说明根据本发明之测试配置件中的探针卡之结构的侧视图；第3图显示例示说明根据本发明之测试配置件中的探针卡之结构的截面图；第4图显示例示说明根据本发明之测试配置件中的探针卡中之接地电导体的结构之主要部分的平面图；第5图显示例示说明根据本发明之测试配置件中的探针卡中之信号布线导体的结构之主要部分的平面图；以及第6图显示例示说明根据本发明之测试配置件中的探针卡之变化具体例的平面图。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式