专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200939122A 跨多重執行環境的非本機程式執行 NON-NATIVE PROGRAM EXECUTION ACROSS MULTIPLE EXECUTION ENVIRONMENTS 审中-公开
简体标题：跨多重运行环境的非本机进程运行 NON-NATIVE PROGRAM EXECUTION ACROSS MULTIPLE EXECUTION ENVIRONMENTS
公开(公告)号：TW200939122A
公开(公告)日：2009-09-16
申请号：TW098101255
申请日：2009-01-14
申请人： ARM股份有限公司 ARM LIMITED
发明人：哈里斯彼得威廉 HARRIS, PETER WILLIAM , 白菲塔拉多夫傑哈德賈各斯亞斯卡尼歐尚丹尼斯 PERFETTA, RODOLPH GERARD JACQUES ASCANIO JEAN-DENIS , 威爾森彼得布萊恩 WILSON, PETER BRIAN
IPC分类号： G06F
CPC分类号： G06F9/4552
摘要：一資料處理系統2利用一第一執行環境14或一第二執行環境22以執行非本機(non-native)程式指令。該第一執行環境在運行時間識別出該等待予執行之非本機程式指令是否被標註為欲由該第二執行環境執行。當遭遇此等指令時,該第一執行環境觸發資料處理操作,此等操作係如該等由該第二執行環境所執行的一或更多經標註程式指令般所指定。當已完成由該等一或更多經標註程式指令所指定的處理操作時,即返回至該第一執行環境。
简体摘要：一数据处理系统2利用一第一运行环境14或一第二运行环境22以运行非本机(non-native)进程指令。该第一运行环境在运行时间识别出该等待予运行之非本机进程指令是否被标注为欲由该第二运行环境运行。当遭遇此等指令时,该第一运行环境触发数据处理操作,此等操作系如该等由该第二运行环境所运行的一或更多经标注进程指令般所指定。当已完成由该等一或更多经标注进程指令所指定的处理操作时,即返回至该第一运行环境。

2. 发明专利

TW200935304A 執行資料置換操作之設備及方法 APPARATUS AND METHOD FOR PERFORMING PERMUTATION OPERATIONS ON DATA 审中-公开
简体标题：运行数据置换操作之设备及方法 APPARATUS AND METHOD FOR PERFORMING PERMUTATION OPERATIONS ON DATA
公开(公告)号：TW200935304A
公开(公告)日：2009-08-16
申请号：TW097147150
申请日：2008-12-04
申请人： ARM股份有限公司 ARM LIMITED
发明人：席米斯多明尼克雨果 SYMES, DOMINIC HUGO , 懷德萊登 WILDER, MLADEN
IPC分类号： G06F
CPC分类号： G06F9/30032 , G06F9/30018 , G06F9/30036
摘要：本發明提供一種用以處理資料之裝置,至少包含一具有一用以執行排列運算之排列電路的處理電路、一具有複數個暫存器以儲存資料之暫存器儲存庫(register bank)、以及一能回應程式指令以控制該處理電路去執行該資料處理運算之控制電路。該控制電路係被排置對一控制產生指令作回應以依照一位元遮罩(bit-mask)而產生數個控制訊號,並設置排列電路以於一輸入運算元(operand)上執行排列運算。該位元遮罩於該輸入運算元中識別出具有一第一排序的一第一群資料元件及具有一第二排序的一第二群資料元件,而該排列運算係以保存該第一排序及該第二排序其中之一,但改變該第一排序及該第二排序中的另一個。
简体摘要：本发明提供一种用以处理数据之设备,至少包含一具有一用以运行排列运算之排列电路的处理电路、一具有复数个寄存器以存储数据之寄存器存储库(register bank)、以及一能回应进程指令以控制该处理电路去运行该数据处理运算之控制电路。该控制电路系被排置对一控制产生指令作回应以依照一比特遮罩(bit-mask)而产生数个控制信号,并设置排列电路以于一输入算子(operand)上运行排列运算。该比特遮罩于该输入算子中识别出具有一第一排序的一第一群数据组件及具有一第二排序的一第二群数据组件,而该排列运算系以保存该第一排序及该第二排序其中之一,但改变该第一排序及该第二排序中的另一个。

3. 发明专利

TW200923942A 記憶體裝置及操作此記憶體裝置之方法 A MEMORY DEVICE AND METHOD OF OPERATING SUCH A MEMORY DEVICE 审中-公开
简体标题：内存设备及操作此内存设备之方法 A MEMORY DEVICE AND METHOD OF OPERATING SUCH A MEMORY DEVICE
公开(公告)号：TW200923942A
公开(公告)日：2009-06-01
申请号：TW097136938
申请日：2008-09-25
申请人： ARM股份有限公司 ARM LIMITED
发明人：文基賀夫尼可拉斯凱瑞能强漢尼思 VAN WINKELHOFF, NICOLAAS KLARINUS JOHANNES , 都佛丹尼斯雷寧安卓 DUFOURT, DENIS RENE ANDRE
IPC分类号： G11C
CPC分类号： G11C11/417
摘要：本發明提供一種記憶體裝置及其操作方法,該記憶體裝置具有複數個記憶胞,其配置在至少一行中,其中每一行具有至少一位元線及與其相關的一供應電壓線。一電容存在於該供應電壓線與每一行相關的至少一位元線之間。控制電路係用於針對每一行控制一電壓源連接至該相關的供應電壓線。於該記憶體存取作業期間的一預定時段,該控制電路自該電壓源分離至少該選擇行的該供應電壓線,使得在該供應電壓線上的一電壓位準回應於在該相關至少一位元線上之電壓中任何變化而改變。此基本機制可用於提供多種輔助機制,例如一寫入輔助機制,一位元翻轉輔助機制及一讀取輔助機制。本發明的技術提供一種提供這種輔助機制之特別簡單及有效率使用電力的技術。
简体摘要：本发明提供一种内存设备及其操作方法,该内存设备具有复数个记忆胞,其配置在至少一行中,其中每一行具有至少一比特线及与其相关的一供应电压线。一电容存在于该供应电压线与每一行相关的至少一比特线之间。控制电路系用于针对每一行控制一电压源连接至该相关的供应电压线。于该内存存取作业期间的一预定时段,该控制电路自该电压源分离至少该选择行的该供应电压线,使得在该供应电压在线的一电压位准回应于在该相关至少一比特在线之电压中任何变化而改变。此基本机制可用于提供多种辅助机制,例如一写入辅助机制,一比特翻转辅助机制及一读取辅助机制。本发明的技术提供一种提供这种辅助机制之特别简单及有效率使用电力的技术。

4. 发明专利

TW200907997A 位址解碼器錯誤之偵測 DETECTION OF ADDRESS DECODER FAULTS 审中-公开
简体标题：位址译码器错误之侦测 DETECTION OF ADDRESS DECODER FAULTS
公开(公告)号：TW200907997A
公开(公告)日：2009-02-16
申请号：TW097122926
申请日：2008-06-19
申请人： ARM股份有限公司 ARM LIMITED
发明人：休吉斯保羅史丹利 HUGHES, PAUL STANLEY
IPC分类号： G11C
CPC分类号： G11C29/02 , G11C29/024
摘要：本發明將一記憶體2製造為具有一佈置於列14中之記憶體單元陣列4。一位址解碼器6產生一字元線訊號WL以回應一輸入位址,以選擇該等列記憶體單元之一進行存取。該字元線訊號亦存取與被存取之該列記憶體單元相關聯之位址辨識資料。此位址辨識資料藉由故障偵測電路10與該輸入位址相比較。如果偵測到一不匹配,則此指示在位址解碼器6內存在一錯誤。
简体摘要：本发明将一内存2制造为具有一布置于列14中之内存单元数组4。一位址译码器6产生一字符线信号WL以回应一输入位址,以选择该等列内存单元之一进行存取。该字符线信号亦存取与被存取之该列内存单元相关联之位址辨识数据。此位址辨识数据借由故障侦测电路10与该输入位址相比较。如果侦测到一不匹配,则此指示在位址译码器6内存在一错误。

5. 发明专利

TW200844728A 用於產生資料處理設備之追蹤串流的技術 TECHNIQUES FOR GENERATING A TRACE STREAM FOR A DATA PROCESSING APPARATUS 审中-公开
简体标题：用于产生数据处理设备之追踪串流的技术 TECHNIQUES FOR GENERATING A TRACE STREAM FOR A DATA PROCESSING APPARATUS
公开(公告)号：TW200844728A
公开(公告)日：2008-11-16
申请号：TW097107370
申请日：2008-03-03
申请人： ARM股份有限公司 ARM LIMITED
发明人：荷利約翰麥克 HORLEY, JOHN MICHAEL , 史汪安德魯布魯克菲爾德 SWAINE, ANDREW BROOKFIELD , 荷利韓湯瑪斯尚恩 HOULIHANE, THOMAS SEAN
IPC分类号： G06F
CPC分类号： G06F11/3476 , G06F11/3466
摘要：提供一種資料處理設備及方法以產生一追蹤串流。該資料處理設備包含用以產生資料構件之邏輯、以及追蹤邏輯,此者係用以產生代表該等資料構件之至少一部份的追蹤構件之串流。該追蹤邏輯具有追蹤產生邏輯,此者可運作以產生追蹤構件而供納入在該串流內,並經進一步排置以產生追蹤計時指示器而供納入在該串流內。各個追蹤計時指示器表示行經一或更多的處理計時時間間隔,該處理計時時間間隔係經預定之複數個時脈循環。
简体摘要：提供一种数据处理设备及方法以产生一追踪串流。该数据处理设备包含用以产生数据构件之逻辑、以及追踪逻辑,此者系用以产生代表该等数据构件之至少一部份的追踪构件之串流。该追踪逻辑具有追踪产生逻辑,此者可运作以产生追踪构件而供纳入在该串流内,并经进一步排置以产生追踪计时指示器而供纳入在该串流内。各个追踪计时指示器表示行经一或更多的处理计时时间间隔,该处理计时时间间隔系经预定之复数个时脉循环。

6. 发明专利

TW200839501A 診斷設備及方法 DIAGNOSTIC APPARATUS AND METHOD 审中-公开
简体标题：诊断设备及方法 DIAGNOSTIC APPARATUS AND METHOD
公开(公告)号：TW200839501A
公开(公告)日：2008-10-01
申请号：TW096139551
申请日：2007-10-22
申请人： ARM股份有限公司 ARM LIMITED
发明人：瑞德亞勒斯特大衛 REID, ALASTAIR DAVID , 福德賽門安德魯 FORD, SIMON ANDREW , 肯尼本凱撒琳伊 KNEEBONE, KATHERINE ELIZABETH
IPC分类号： G06F
CPC分类号： G06F11/3632 , G06F11/362 , G06F11/3636
摘要：本發明揭示一種用於產生有關處理一指令流之診斷資料的診斷方法,其中該指令流已自一原始指令流編譯以包括多執行緖,該方法包含以下步驟:(i)初始一診斷程序,其中係執行該指令流之至少一部分;(ii)控制一排程次序,用於在該指令流之該至少一部分中執行指令,以造成執行緖部分之一順序的執行,該順序經決定以回應一或多數規則,該等規則之至少一規則定義該等執行緖部分之執行的一次序,以跟隨該原始指令流之次序。依此方法,該診斷方法可產生一平行程式之除錯圖,其係相同或至少類似於當除錯該原始非平行程式時提供之除錯圖。
简体摘要：本发明揭示一种用于产生有关处理一指令流之诊断数据的诊断方法,其中该指令流已自一原始指令流编译以包括多运行緖,该方法包含以下步骤:(i)初始一诊断进程,其中系运行该指令流之至少一部分;(ii)控制一调度次序,用于在该指令流之该至少一部分中运行指令,以造成运行緖部分之一顺序的运行,该顺序经决定以回应一或多数守则,该等守则之至少一守则定义该等运行緖部分之运行的一次序,以跟随该原始指令流之次序。依此方法,该诊断方法可产生一平行进程之调试图,其系相同或至少类似于当调试该原始非平行进程时提供之调试图。

7. 发明专利

TW200821938A 依據一非對稱之多處理器設備執行診斷操作 PERFORMING DIAGNOSTIC OPERATIONS UPON AN ASYMMETRIC MULTIPROCESSOR APPARATUS 审中-公开
简体标题：依据一非对称之多处理器设备运行诊断操作 PERFORMING DIAGNOSTIC OPERATIONS UPON AN ASYMMETRIC MULTIPROCESSOR APPARATUS
公开(公告)号：TW200821938A
公开(公告)日：2008-05-16
申请号：TW096133294
申请日：2007-09-06
申请人： ARM股份有限公司 ARM LIMITED
发明人：福德賽門安德魯 FORD, SIMON ANDREW , 瑞德亞勒斯特大衛 REID, ALASTAIR DAVID , 肯尼本凱撒琳伊 KNEEBONE, KATHERINE ELIZABETH , 格米力伊文思愛德蒙 GRIMELEY-EVANS, EDMUND
IPC分类号： G06F
CPC分类号： G06F11/362 , G06F11/3636
摘要：茲提供一種非對稱多處理器設備2,其中個別附屬診斷單元20、22、24關聯於相對應的執行機構6、8、10。一主要診斷單元26追蹤該執行緖執行作業在不同執行機構6、8、10之間的轉移,因此在一給定執行緖的執行作業之後執行該診斷機構20、22、24、26,並且將此項資訊提供給程式設計者。該等執行機構6、8、10可為各樣形式,像是一普通目的處理器6、一DMA單元12、一共同處理器、一VLIW處理器、一數位信號處理器8及一硬體加速器10。該非對稱多處理器設備2亦將通常含有一非對稱記憶體階層,像是含有一整體記憶體、一共享記憶體16、一私有記憶體18及一快取記憶體14之二者或以上。
简体摘要：兹提供一种非对称多处理器设备2,其中个别附属诊断单元20、22、24关联于相对应的运行机构6、8、10。一主要诊断单元26追踪该运行緖运行作业在不同运行机构6、8、10之间的转移,因此在一给定运行緖的运行作业之后运行该诊断机构20、22、24、26,并且将此项信息提供给编程者。该等运行机构6、8、10可为各样形式,像是一普通目的处理器6、一DMA单元12、一共同处理器、一VLIW处理器、一数码信号处理器8及一硬件加速器10。该非对称多处理器设备2亦将通常含有一非对称内存阶层,像是含有一整体内存、一共享内存16、一私有内存18及一高速缓存14之二者或以上。

8. 发明专利

TWI290288B 在資料處理系統內產生位址偏移値之設備、方法、以及儲存相關指令之電腦可讀取媒體 METHOD, APPARATUS FOR GENERATING ADDRESS OFFSET WITHIN A DATA SYSTEM AND READABLE MEDIUM FOR STORING THE ASSOCIATED INSTRUCTIONS 有权
简体标题：在数据处理系统内产生位址偏移値之设备、方法、以及存储相关指令之电脑可读取媒体 METHOD, APPARATUS FOR GENERATING ADDRESS OFFSET WITHIN A DATA SYSTEM AND READABLE MEDIUM FOR STORING THE ASSOCIATED INSTRUCTIONS
公开(公告)号：TWI290288B
公开(公告)日：2007-11-21
申请号：TW093102968
申请日：2004-02-09
申请人： ARM股份有限公司 ARM LIMITED
发明人：希爾大衛詹姆士 SEAL, DAVID JAMES
IPC分类号： G06F
CPC分类号： G06F9/342 , G06F9/30149 , G06F9/30167 , G06F9/3017 , G06F9/322 , G06F9/324
摘要：所揭示為當繼續維持與遺留編碼之舊版相容性(backwards compatibility)時，提供一支援其位址偏移值的產生指令之資料處理系統2，該指令係使用在一遺留的指令編碼中之先前多餘位元而使一位址偏移值的位元編碼。
简体摘要：所揭示为当继续维持与遗留编码之旧版兼容性(backwards compatibility)时，提供一支持其位址偏移值的产生指令之数据处理系统2，该指令系使用在一遗留的指令编码中之先前多余比特而使一位址偏移值的比特编码。

9. 发明专利

TWI285322B 利用協同處理器進行資料處理 DATA PROCESSING USING A COPROCESSOR 有权
简体标题：利用协同处理器进行数据处理 DATA PROCESSING USING A COPROCESSOR
公开(公告)号：TWI285322B
公开(公告)日：2007-08-11
申请号：TW090132955
申请日：2001-12-28
申请人： ARM股份有限公司 ARM LIMITED
发明人：保羅馬修卡本特 PAUI MATTHEW CARPENTER , 彼得詹姆士奧德沃斯 PETER JAMES ALDWORTH
IPC分类号： G06F
CPC分类号： G06F13/4217
摘要：一種資料處理系統，其使用一主處理器8和一協同處理器10。該資料處理系統提供協同處理器載入指令(USALD)，以載入可變資料值筆數，並用以明定對那些載入資料字組中運算元所當進行的資料處理運算動作，以產生最後之資料字組，其中該資料值筆數取決於與協同處理器10間的對位情形。該經指明之協同處理器的處理運算動作可為一列像素位元組值之絕對差總和運算，運算之結果則可累加於累積暫存器22內。協同處理器10之內具一協同處理器記憶體18，用以在原身儲存協同處理器10經常需使用的運算元值。
简体摘要：一种数据处理系统，其使用一主处理器8和一协同处理器10。该数据处理系统提供协同处理器加载指令(USALD)，以加载可变数据值笔数，并用以明定对那些加载数据字组中算子所当进行的数据处理运算动作，以产生最后之数据字组，其中该数据值笔数取决于与协同处理器10间的对位情形。该经指明之协同处理器的处理运算动作可为一列像素字节值之绝对差总和运算，运算之结果则可累加于累积寄存器22内。协同处理器10之内具一协同处理器内存18，用以在原身存储协同处理器10经常需使用的算子值。

10. 发明专利

TW200721674A 在操作和休眠模式的資料保留 DATA RETENTION IN OPERATIONAL AND SLEEP MODES 审中-公开
简体标题：在操作和休眠模式的数据保留 DATA RETENTION IN OPERATIONAL AND SLEEP MODES
公开(公告)号：TW200721674A
公开(公告)日：2007-06-01
申请号：TW095134870
申请日：2006-09-20
申请人： ARM股份有限公司 ARM LIMITED
发明人：佛雷德瑞克馬林 FREDERICK, MARLIN , 雪佛詹姆斯大衛二世 SHIFFER, JAMES DAVID II
IPC分类号： H03K
CPC分类号： H03K3/356008
摘要：茲揭示一電路,當該部分電路電源關閉時,該電路於一休眠模式期間能保存一訊號電壓,該電路包含:一可運作以接收一時脈訊號的時脈訊號輸入;至少一閂鎖器(latch),其為該時脈訊號所時控(clocked);一資料輸入、一資料輸出和一介於其間的正向資料路徑,其中一訊號數値可運作以在該資料輸入處被接收、經由該至少一閂鎖器時控和沿著該正向資料路徑傳送至該資料輸出;該至少一閂鎖器之至少一者包含一於該休眠模式期間保存一訊號數値的保存(retention)閂鎖器,該保存閂鎖器並不位於該正向資料路徑上;和一三態(tristateable)裝置,該三態裝置排列於該正向資料路徑和該保存閂鎖器之間,且可運作以選擇性地自該正向資料路徑隔離該保存閂鎖器,以回應一第一休眠訊號的接收;其中因應於一第二休眠訊號的接收,在該第一休眠訊號之後接收該第二休眠訊號,該電路可運作以輸入該休眠模式以減少一介於該電路部分的電壓差,如此關閉該部分電路的電源,並維持一介於該保存閂鎖器和該三態裝置之間的電壓差。
简体摘要：兹揭示一电路,当该部分电路电源关闭时,该电路于一休眠模式期间能保存一信号电压,该电路包含:一可运作以接收一时脉信号的时脉信号输入;至少一闩锁器(latch),其为该时脉信号所时控(clocked);一数据输入、一数据输出和一介于其间的正向数据路径,其中一信号数値可运作以在该数据输入处被接收、经由该至少一闩锁器时控和沿着该正向数据路径发送至该数据输出;该至少一闩锁器之至少一者包含一于该休眠模式期间保存一信号数値的保存(retention)闩锁器,该保存闩锁器并不位于该正向数据路径上;和一三态(tristateable)设备,该三态设备排列于该正向数据路径和该保存闩锁器之间,且可运作以选择性地自该正向数据路径隔离该保存闩锁器,以回应一第一休眠信号的接收;其中因应于一第二休眠信号的接收,在该第一休眠信号之后接收该第二休眠信号,该电路可运作以输入该休眠模式以减少一介于该电路部分的电压差,如此关闭该部分电路的电源,并维持一介于该保存闩锁器和该三态设备之间的电压差。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式