专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

TW200525431A 具可變潛時堆疊快取記憶體之微處理器 MICROPORCESSOR WITH VARIABLE LATENCY STACK CACHE 审中-公开
简体标题：具可变潜时堆栈高速缓存之微处理器 MICROPORCESSOR WITH VARIABLE LATENCY STACK CACHE
公开(公告)号：TW200525431A
公开(公告)日：2005-08-01
申请号：TW093123711
申请日：2004-08-06
申请人：智權第一公司 IP-FIRST LLC
发明人：羅尼‧虎克 HOOKER, RODNEY E.
IPC分类号： G06F
CPC分类号： G06F9/30134 , G06F9/3004 , G06F9/30043 , G06F9/383 , G06F9/3842 , G06F12/0875 , G06F12/1045
摘要：本發明揭露一種可變延滯時間快取記憶體。此快取記憶體包含複數個儲存元件，並以後進先出(last–in–first–out)之操作模式，儲存堆疊記憶體資料。此快取記憶體能區分取出和下載指令之要求，並以臆測取出資料可能存在於快取記憶體之最上層快取列之操作方式，提供取出資料，且其提供取出資料之速度將快於提供下載資料之速度；此外，此快取記憶體亦將對下載指令所請求之堆疊資料進行臆測，並認為其資料將存在於快取記憶體之最上層快取列或其上層之多個快取列中。因此，當下載指令之來源虛擬位址命中於快取記憶體之最上層快取列時，則快取記憶體提供下載資料之速度將較資料位於較低之快取列時來得快；或較須進行一實體位址比較時來得快；或較資料必須從微處理器之非堆疊快取記憶體中提供時之速度來得快。
简体摘要：本发明揭露一种可变延滞时间高速缓存。此高速缓存包含复数个存储组件，并以后进先出(last–in–first–out)之操作模式，存储堆栈内存数据。此高速缓存能区分取出和下载指令之要求，并以臆测取出数据可能存在于高速缓存之最上层缓存列之操作方式，提供取出数据，且其提供取出数据之速度将快于提供下载数据之速度；此外，此高速缓存亦将对下载指令所请求之堆栈数据进行臆测，并认为其数据将存在于高速缓存之最上层缓存列或其上层之多个缓存列中。因此，当下载指令之来源虚拟位址命中于高速缓存之最上层缓存列时，则高速缓存提供下载数据之速度将较数据位于较低之缓存列时来得快；或较须进行一实体位址比较时来得快；或较数据必须从微处理器之非堆栈高速缓存中提供时之速度来得快。

62. 发明专利

TW200504588A 藉由臆測地執行關鍵區段以避免閂鎖的方法及裝置 METHOD AND APPARATUS FOR AVOIDING LOCKS BY SPECULATIVELY EXECUTING CRITICAL SECTIONS 审中-公开
简体标题：借由臆测地运行关键区段以避免闩锁的方法及设备 METHOD AND APPARATUS FOR AVOIDING LOCKS BY SPECULATIVELY EXECUTING CRITICAL SECTIONS
公开(公告)号：TW200504588A
公开(公告)日：2005-02-01
申请号：TW093102963
申请日：2004-02-09
申请人：陽光微電腦系統有限公司 SUN MICROSYSTEMS, INC.
发明人：馬可川布雷 TREMBLAY, MARC , 薩蘭德邱吉 CHAUDHRY, SHAILENDER , 昆恩傑克布森 JACOBSON, QUINN A.
IPC分类号： G06F
CPC分类号： G06F12/0862 , G06F9/30116 , G06F9/3842 , G06F9/3857 , G06F9/3863 , G06F9/528 , G06F12/0815 , G06F12/0842
摘要：本發明之一實施例提供一種系統，有助於避免藉由臆測地執行程式碼之關鍵區段的閂鎖。作業中，該系統允許程序臆測地執行程式中程式碼之關鍵區段，而不需首先獲得與該關鍵區段相關的閂鎖。若該程序隨後完成該關鍵區段，而未受其他程序的干擾資料擷取，該系統便指定臆測執行中的改變，並恢復經過該關鍵區段之程式的正常非臆測執行。否則，若在執行關鍵區段中發生其他程序的干擾資料擷取，該系統便放棄臆測執行中的改變，並嘗試再次執行該關鍵區段。
简体摘要：本发明之一实施例提供一种系统，有助于避免借由臆测地运行代码之关键区段的闩锁。作业中，该系统允许进程臆测地运行进程中代码之关键区段，而不需首先获得与该关键区段相关的闩锁。若该进程随后完成该关键区段，而未受其他进程的干扰数据截取，该系统便指定臆测运行中的改变，并恢复经过该关键区段之进程的正常非臆测运行。否则，若在运行关键区段中发生其他进程的干扰数据截取，该系统便放弃臆测运行中的改变，并尝试再次运行该关键区段。

63. 发明专利

TW200502849A 識別微處理器中資料預測運算之預測指標 SPECULATION POINTERS TO IDENTIFY DATA SPECULATIVE OPERATIONS IN MICROPROCESSOR 审中-公开
简体标题：识别微处理器中数据预测运算之预测指针 SPECULATION POINTERS TO IDENTIFY DATA SPECULATIVE OPERATIONS IN MICROPROCESSOR
公开(公告)号：TW200502849A
公开(公告)日：2005-01-16
申请号：TW093105848
申请日：2004-03-05
申请人：高級微裝置公司 ADVANCED MICRO DEVICES, INC.
发明人：菲力波麥克A FILIPPO, MICHAEL A. , 皮卡詹姆斯K PICKETT, JAMES K. , 桑德班哲明T SANDER, BENJAMIN T.
IPC分类号： G06F
CPC分类号： G06F9/3842 , G06F9/383 , G06F9/3836 , G06F9/3838 , G06F9/384 , G06F9/3855 , G06F9/3857 , G06F9/3865
摘要：微處理器可包括退除佇列和一個或多個資料預測驗證單元。配置各資料預測驗證單元以驗證施行於運算之資料預測。各資料預測驗證單元產生個別之識別未完成的運算之預測指標，該等未完成的運算已由資料預測驗證單元所驗證。配置退除佇列以依於從各資料預測驗證單元所接收之預測指標而選擇性地退除各運算。
简体摘要：微处理器可包括退除队列和一个或多个数据预测验证单元。配置各数据预测验证单元以验证施行于运算之数据预测。各数据预测验证单元产生个别之识别未完成的运算之预测指针，该等未完成的运算已由数据预测验证单元所验证。配置退除队列以依于从各数据预测验证单元所接收之预测指针而选择性地退除各运算。

64. 发明专利

TWI221251B 處理器分支指令(二) 失效
简体标题：处理器分支指令(二)
公开(公告)号：TWI221251B
公开(公告)日：2004-09-21
申请号：TW089117906
申请日：2000-10-18
申请人：英特爾公司 INTEL CORPORATION
发明人：吉爾柏特‧沃而李奇 GILBERT WOLRICH , 馬休 J. 艾迪列特 MATTHEW J. ADILETTA , 威廉‧惠勒 WILLIAM WHEELER , 黛博拉‧伯恩斯坦 DEBRA BERNSTEIN , 唐諾‧胡珀 DONALD HOOPER
IPC分类号： G06F
CPC分类号： G06F9/30018 , G06F9/3004 , G06F9/30058 , G06F9/30087 , G06F9/30145 , G06F9/30167 , G06F9/321 , G06F9/3834 , G06F9/3842 , G06F9/3851
摘要：本發明係說明如平行運用硬體的多執行緒處理器之類的處理器。處理器可以執行是分支指令的電腦指令，假如處理器的指定狀態名稱的狀態是指定數值時，分支指令導致執行中的指令串分支至指定於該指令中的位址上的指令。
简体摘要：本发明系说明如平行运用硬件的多线程处理器之类的处理器。处理器可以运行是分支指令的电脑指令，假如处理器的指定状态名称的状态是指定数值时，分支指令导致运行中的指令串分支至指定于该指令中的位址上的指令。

65. 发明专利

TW200417915A 藉由硬體偵察鍵串之預測執行碼而產生預存取 GENERATING PREFETCHES BY SPECULATIVELY EXECUTING CODE THROUGH HARDWARE SCOUT THREADING 失效
简体标题：借由硬件侦察键串之预测运行码而产生预存取 GENERATING PREFETCHES BY SPECULATIVELY EXECUTING CODE THROUGH HARDWARE SCOUT THREADING
公开(公告)号：TW200417915A
公开(公告)日：2004-09-16
申请号：TW092136554
申请日：2003-12-23
申请人：陽光微電腦系統有限公司 SUN MICROSYSTEMS, INC.
发明人：薩蘭德邱吉 CHAUDHRY, SHAILENDER , 馬可川布雷 TREMBLAY, MARC
IPC分类号： G06F
CPC分类号： G06F9/3861 , G06F9/30116 , G06F9/383 , G06F9/3842 , G06F9/3851
摘要：本發明之一實施例提供一種系統，此在停止期間中經由稱為“硬體偵察穿線”，由推測性執行程式產生預提取。該系統由處理器內執行程式開始。於遇到停止時，系統自停止點推測性執行該程式，而不付託推測性執行之結果於處理器之建構狀態。如系統在推測性執行期間中遇到一記憶器參考，系統決定是否可決定記憶器參考之目標位址。如為如此，則系統發出一預提取給該記憶器參考，以裝載記憶器參考之一快取線於處理器內之快取記憶器中。
简体摘要：本发明之一实施例提供一种系统，此在停止期间中经由称为“硬件侦察穿线”，由推测性运行进程产生预提取。该系统由处理器内运行进程开始。于遇到停止时，系统自停止点推测性运行该进程，而不付托推测性运行之结果于处理器之建构状态。如系统在推测性运行期间中遇到一记忆器参考，系统决定是否可决定记忆器参考之目标位址。如为如此，则系统发出一预提取给该记忆器参考，以装载记忆器参考之一缓存线于处理器内之缓存记忆器中。

66. 发明专利

TW569133B 處理器分支指令(三) 失效
简体标题：处理器分支指令(三)
公开(公告)号：TW569133B
公开(公告)日：2004-01-01
申请号：TW089117905
申请日：2000-10-18
申请人：英特爾公司 INTEL CORPORATION
发明人：吉爾柏特沃而李奇 GILBERT WOLRICH , 馬休 J 艾迪列特 MATTHEW J. ADILETTA , 威廉惠勒 WILLIAM WHEELER , 黛博拉伯恩斯坦 DEBRA BERNSTEIN , 唐諾胡珀 DONALD HOOPER
IPC分类号： G06F
CPC分类号： G06F9/30018 , G06F9/3004 , G06F9/30058 , G06F9/30087 , G06F9/30145 , G06F9/30167 , G06F9/321 , G06F9/3834 , G06F9/3842 , G06F9/3851
摘要：本發明係說明如平行運用硬體的多執行緒處理器之類的處理器。處理器包括電腦指令，該電腦指令是分支指令，分支指令根據任何指定數值是正確或者不正確而導致在指令串執行中的分支。指令也包括記號，記號是用以指定執行於完成分支運算之前的在該分支指令以後的指令數目。
简体摘要：本发明系说明如平行运用硬件的多线程处理器之类的处理器。处理器包括电脑指令，该电脑指令是分支指令，分支指令根据任何指定数值是正确或者不正确而导致在指令串运行中的分支。指令也包括记号，记号是用以指定运行于完成分支运算之前的在该分支指令以后的指令数目。

67. 发明专利

TW548548B 根據索引和選擇配合路徑而傳送資料之儲存緩衝器有权
简体标题：根据索引和选择配合路径而发送数据之存储缓冲器
公开(公告)号：TW548548B
公开(公告)日：2003-08-21
申请号：TW089115992
申请日：2000-08-09
申请人：高級微裝置公司
发明人：威廉艾利斯德霍費斯
IPC分类号： G06F
CPC分类号： G06F9/3826 , G06F8/4442 , G06F9/3834 , G06F9/3842 , G06F9/3861 , G06F2212/6082
摘要：本發明提供一種裝置包含有建構成可儲存對應於儲存記憶體操作之訊息的緩衝器和建構成可偵測選中在緩衝器中所出現之儲存之載入的電路。尤甚者，此電路可比較載入位址之索引部分和儲存在緩衝器中之儲存位址之索引部分。假如索引部分吻合且此載入和儲存均為數據高速緩衝記憶體中之選中，則此載入和儲存存取相同的高速緩衝記憶體線。假如在高速緩衝記憶體線內之一個或多個位元組是由此儲存更新且由此載入讀取，則為此在載入傳送此儲存數據。在一實施例中，假如此載入和儲存之索引吻合且此儲存為數據高速緩衝記憶體中之選中則此電路冒險地傳送數據。其後，當判斷此載入為高速緩衝記憶體中之選中／誤失時，利用載入之選中／誤失指標確認此傳送。在設定關連式實施例中，將載入選中之方式與儲存選中之方式相比較以便進一步確認傳輸之正確性。
简体摘要：本发明提供一种设备包含有建构成可存储对应于存储内存操作之消息的缓冲器和建构成可侦测选中在缓冲器中所出现之存储之加载的电路。尤甚者，此电路可比较加载位址之索引部分和存储在缓冲器中之存储位址之索引部分。假如索引部分吻合且此加载和存储均为数据高速缓冲内存中之选中，则此加载和存储存取相同的高速缓冲内存线。假如在高速缓冲内存线内之一个或多个字节是由此存储更新且由此加载读取，则为此在加载发送此存储数据。在一实施例中，假如此加载和存储之索引吻合且此存储为数据高速缓冲内存中之选中则此电路冒险地发送数据。其后，当判断此加载为高速缓冲内存中之选中／误失时，利用加载之选中／误失指针确认此发送。在设置关连式实施例中，将加载选中之方式与存储选中之方式相比较以便进一步确认传输之正确性。

68. 发明专利

TW514931B 用於執行條件式計算之方法與裝置失效
简体标题：用于运行条件式计算之方法与设备
公开(公告)号：TW514931B
公开(公告)日：2002-12-21
申请号：TW090116265
申请日：2001-07-03
申请人：安捷倫科技公司
发明人：小亞蘭 S 克瑞奇 , 史帝芬 D 喬登 , 約翰 M 弗瑞斯曼 , 薩謬爾 U 王 , 艾芒多 DL 普恩特
IPC分类号： G11C , G01R
CPC分类号： G01R31/31921 , G06F9/30061 , G06F9/30094 , G06F9/3842 , G11C29/56
摘要：一測試器，能在單一向量周期內，執行複合條件式計算。此測試器具有一些可執行計算之算術單元24；每一算術單元姑不論其他，係包含一傳統式設計之算術邏輯電路單元。該測試器內之狀態旗標306，可反映該測試器之當前狀態。其一至一或多算術元件302之指令370，372的執行，可依據該等狀態旗標306之一來做調節。該等狀態旗標306之一，係基於一規劃條件364，由一狀態旗標選一擇器360來加以選定。此選定之狀態旗標306，係被用來決定彼等第一和第二選擇性指令370，372，何者將被選定來代表一輸出至該算術單元302之指令選擇器368。
简体摘要：一测试器，能在单一矢量周期内，运行复合条件式计算。此测试器具有一些可运行计算之算术单元24；每一算术单元姑不论其他，系包含一传统式设计之算术逻辑电路单元。该测试器内之状态旗标306，可反映该测试器之当前状态。其一至一或多算术组件302之指令370，372的运行，可依据该等状态旗标306之一来做调节。该等状态旗标306之一，系基于一规划条件364，由一状态旗标选一择器360来加以选定。此选定之状态旗标306，系被用来决定彼等第一和第二选择性指令370，372，何者将被选定来代表一输出至该算术单元302之指令选择器368。

69. 发明专利

TW497073B 資料處理器系統及使用組群之指令系統有权
简体标题：数据处理器系统及使用组群之指令系统
公开(公告)号：TW497073B
公开(公告)日：2002-08-01
申请号：TW088117156
申请日：1999-10-05
申请人：摩托羅拉公司
发明人：利偉卡羅任席恩 , 賈卡博托卡 , 尤里達顏 , 喬保羅傑根
IPC分类号： G06F
CPC分类号： G06F9/3842 , G06F9/30018 , G06F9/30185 , G06F9/3853
摘要：一種用以指導一資料處理器之系統，該系統包括一指令根，具有一作業欄位，用以選擇藉由該資料處理器而執行的一作業；以及一指令字首。該指令字首具有從以下所組成之群組中選定的一欄位：一條件執行欄位，用以選擇一條件，於該條件下一資料處理器所執行該選定之作業；一運算子長度修正欄位，用以修正選定之作業，而得以執行於具有不同長度的一運算子；一指令群組欄位，用以選擇包括指令根的一指令群組之長度；以及一字首長度選擇欄位，用以選擇該指令字首之長度。同時揭露響應此指令系統的一資料處理器系統。同時揭露一種無需使用一指令字首，而將指令靜態組群之指令系統。
简体摘要：一种用以指导一数据处理器之系统，该系统包括一指令根，具有一作业字段，用以选择借由该数据处理器而运行的一作业；以及一指令前缀。该指令前缀具有从以下所组成之群组中选定的一字段：一条件运行字段，用以选择一条件，于该条件下一数据处理器所运行该选定之作业；一运算符长度修正字段，用以修正选定之作业，而得以运行于具有不同长度的一运算符；一指令群组字段，用以选择包括指令根的一指令群组之长度；以及一前缀长度选择字段，用以选择该指令前缀之长度。同时揭露响应此指令系统的一数据处理器系统。同时揭露一种无需使用一指令前缀，而将指令静态组群之指令系统。

70. 发明专利

TW486666B 使用於多執行緖平行處理器架構之暫存器組失效
简体标题：使用于多运行緖平行处理器架构之寄存器组
公开(公告)号：TW486666B
公开(公告)日：2002-05-11
申请号：TW089117900
申请日：2000-10-18
申请人：英特爾公司
发明人：吉爾柏特沃而李奇 , 馬休 J 艾迪列特 , 威廉惠勒 , 黛博拉伯恩斯坦 , 唐諾胡珀
IPC分类号： G06F
CPC分类号： G06F9/30018 , G06F9/3004 , G06F9/30058 , G06F9/30087 , G06F9/30145 , G06F9/30167 , G06F9/321 , G06F9/3834 , G06F9/3842 , G06F9/3851
摘要：本發明係說明平行運用硬體的多執行緒處理器。處理器包括協調系統功能的一般用途處理器以及支援多個硬體執行緒或內容的複數微程式引擎。處理器維持執行執行緒。執行執行緒存取暫存器組，暫存器組被安排成為複數相對可定址窗口的暫存器，其對於每一執行緒是相對可定址的。
简体摘要：本发明系说明平行运用硬件的多线程处理器。处理器包括协调系统功能的一般用途处理器以及支持多个硬件线程或内容的复数微进程发动机。处理器维持运行线程。运行线程存取寄存器组，寄存器组被安排成为复数相对可寻址窗口的寄存器，其对于每一线程是相对可寻址的。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式