专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明专利

TW201735115A 半導體裝置之製造方法审中-公开
简体标题：半导体设备之制造方法
公开(公告)号：TW201735115A
公开(公告)日：2017-10-01
申请号：TW105125069
申请日：2016-08-05
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：林毓超 , LIN, YU CHAO , 陳昭成 , CHEN, CHAO CHENG , 李俊鴻 , LEE, CHUN HUNG , 楊裕隆 , YANG, YU LUNG
IPC分类号： H01L21/033 , H01L21/32
CPC分类号： H01L21/0338 , H01L21/02326 , H01L21/0234 , H01L21/0335 , H01L21/0337 , H01L21/30655 , H01L21/3086 , H01L21/31116 , H01L21/31144 , H01L21/32139
摘要：一種半導體裝置之製造方法，包含：形成複數個心軸圖案(mandrel patterns)在基材之圖案層上方；以及形成間隙層在圖案層與心軸圖案上方，以及在心軸圖案之複數個側壁上。此方法更包含利用乾式蝕刻技術修整間隙層，以使間隙層之相鄰之側壁之間的空間實質上與心軸圖案在沿著圖案寬度方向上的尺寸相匹配。此方法更包含蝕刻間隙層，以暴露心軸圖案以及圖案層，使得圖案化之間隙層形成於心軸圖案的側壁上。於修整間隙層以及蝕刻間隙層後，此方法更包含移除心軸圖案。此方法更包含將圖案化之間隙層的圖案移轉至圖案層。
简体摘要：一种半导体设备之制造方法，包含：形成复数个心轴图案(mandrel patterns)在基材之图案层上方；以及形成间隙层在图案层与心轴图案上方，以及在心轴图案之复数个侧壁上。此方法更包含利用干式蚀刻技术修整间隙层，以使间隙层之相邻之侧壁之间的空间实质上与心轴图案在沿着图案宽度方向上的尺寸相匹配。此方法更包含蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化之间隙层形成于心轴图案的侧壁上。于修整间隙层以及蚀刻间隙层后，此方法更包含移除心轴图案。此方法更包含将图案化之间隙层的图案移转至图案层。

52. 发明专利

TWI579904B 製造ＦＩＮＦＥＴ裝置的方法有权
简体标题：制造ＦＩＮＦＥＴ设备的方法
公开(公告)号：TWI579904B
公开(公告)日：2017-04-21
申请号：TW104132029
申请日：2015-09-30
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：林志翰 , LIN, CHIH HAN , 林志忠 , LIN, JR JUNG , 張銘慶 , CHANG, MING CHING , 陳昭成 , CHEN, CHAO CHENG
IPC分类号： H01L21/28 , H01L21/76 , H01L21/336
CPC分类号： H01L27/0886 , H01L21/28008 , H01L21/30604 , H01L21/31055 , H01L21/32133 , H01L21/762 , H01L21/823431 , H01L21/823437 , H01L21/823481 , H01L21/845 , H01L29/0649 , H01L29/66553 , H01L29/66795 , H01L29/7851

53. 发明专利

TWI563544B 電晶體裝置的形成方法有权
简体标题：晶体管设备的形成方法
公开(公告)号：TWI563544B
公开(公告)日：2016-12-21
申请号：TW103146016
申请日：2014-12-29
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：王參群 , WANG, TSAN CHUN , 方子韋 , FANG, ZI-WEI , 李啓弘 , LI, CHII HORNG , 李資良 , LEE, TZE LIANG , 陳昭成 , CHEN, CHAO CHENG , 章勳明 , JANG, SYUN MING
IPC分类号： H01L21/265 , H01L21/302 , H01L21/20
CPC分类号： H01L29/66537 , H01L21/26513 , H01L21/30608 , H01L21/3065 , H01L21/823807 , H01L21/823878 , H01L21/823892 , H01L29/1054 , H01L29/165 , H01L29/66651

54. 发明专利

TW201626444A 製造ＦＩＮＦＥＴ裝置的方法审中-公开
简体标题：制造ＦＩＮＦＥＴ设备的方法
公开(公告)号：TW201626444A
公开(公告)日：2016-07-16
申请号：TW104132029
申请日：2015-09-30
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：林志翰 , LIN, CHIH HAN , 林志忠 , LIN, JR JUNG , 張銘慶 , CHANG, MING CHING , 陳昭成 , CHEN, CHAO CHENG
IPC分类号： H01L21/28 , H01L21/76 , H01L21/336
CPC分类号： H01L27/0886 , H01L21/28008 , H01L21/30604 , H01L21/31055 , H01L21/32133 , H01L21/762 , H01L21/823431 , H01L21/823437 , H01L21/823481 , H01L21/845 , H01L29/0649 , H01L29/66553 , H01L29/66795 , H01L29/7851
摘要：本發明公開了一種製造鰭式場效電晶體(FinFET)裝置的方法。該方法包括在鰭部件的不同部分上方形成第一閘極堆疊件和第二閘極堆疊件，鰭部件形成在基板上，在第一和第二閘極堆疊件之間的間隙中形成第一介電層，去除第一閘極堆疊件以形成第一閘極溝槽，因此第一閘極溝槽暴露鰭部件的部分。該方法也包括去除鰭部件的暴露部分並在第一閘極溝槽中形成隔離部件。
简体摘要：本发明公开了一种制造鳍式场效应管(FinFET)设备的方法。该方法包括在鳍部件的不同部分上方形成第一闸极堆栈件和第二闸极堆栈件，鳍部件形成在基板上，在第一和第二闸极堆栈件之间的间隙中形成第一介电层，去除第一闸极堆栈件以形成第一闸极沟槽，因此第一闸极沟槽暴露鳍部件的部分。该方法也包括去除鳍部件的暴露部分并在第一闸极沟槽中形成隔离部件。

55. 发明专利

TWI517211B 形成基底圖案的方法以及校正曝光機台的方法有权
简体标题：形成基底图案的方法以及校正曝光机台的方法
公开(公告)号：TWI517211B
公开(公告)日：2016-01-11
申请号：TW102139015
申请日：2013-10-29
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：林毓超 , LIN, YU CHAO , 許家豪 , HSU, CHIA HAO , 吳國鈺 , WU, KUO YU , 陳嘉仁 , CHEN, CHIA JEN , 陳昭成 , CHEN, CHAO CHENG
IPC分类号： H01L21/027 , G03F7/20
CPC分类号： H01L22/12 , G03F7/0035 , G03F7/0752 , G03F7/091 , G03F7/095 , G03F7/40 , G03F7/70633 , H01L21/0276 , H01L21/0337 , H01L21/31144 , H01L21/32139

56. 发明专利

TW201545240A 半導體裝置的製造方法及移除高介電常數材料的方法审中-公开
简体标题：半导体设备的制造方法及移除高介电常数材料的方法
公开(公告)号：TW201545240A
公开(公告)日：2015-12-01
申请号：TW103128602
申请日：2014-08-20
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：林毓超 , LIN, YU CHAO , 張銘慶 , CHANG, MING CHING , 陳昭成 , CHEN, CHAO CHENG
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/785 , H01L21/0206 , H01L21/31053 , H01L21/31116 , H01L21/32115 , H01L21/32136 , H01L21/823431 , H01L21/823821 , H01L21/823857 , H01L21/845 , H01L29/0653 , H01L29/41791 , H01L29/42356 , H01L29/517 , H01L29/66545 , H01L29/66553 , H01L29/66795
摘要：本揭露係關於半導體裝置及其製造方法，在一些實施例中，製造半導體裝置的方法包括：提供具有凹槽及內襯凹槽的介電層之工作件；形成導電結構於凹槽之中，其中導電結構部分地填充凹槽；及凹蝕介電層，其中，在凹蝕之後，經凹蝕之介電層的頂表面設置於凹槽之中。
简体摘要：本揭露系关于半导体设备及其制造方法，在一些实施例中，制造半导体设备的方法包括：提供具有凹槽及内衬凹槽的介电层之工作件；形成导电结构于凹槽之中，其中导电结构部分地填充凹槽；及凹蚀介电层，其中，在凹蚀之后，经凹蚀之介电层的顶表面设置于凹槽之中。

57. 发明专利

TW201419379A 形成基底圖案的方法以及校正曝光機台的方法审中-公开
简体标题：形成基底图案的方法以及校正曝光机台的方法
公开(公告)号：TW201419379A
公开(公告)日：2014-05-16
申请号：TW102139015
申请日：2013-10-29
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：林毓超 , LIN, YU CHAO , 許家豪 , HSU, CHIA HAO , 吳國鈺 , WU, KUO YU , 陳嘉仁 , CHEN, CHIA JEN , 陳昭成 , CHEN, CHAO CHENG
IPC分类号： H01L21/027 , G03F7/20
CPC分类号： H01L22/12 , G03F7/0035 , G03F7/0752 , G03F7/091 , G03F7/095 , G03F7/40 , G03F7/70633 , H01L21/0276 , H01L21/0337 , H01L21/31144 , H01L21/32139
摘要：形成基底圖案的方法之實施例包含在基底上形成底層和覆蓋在上面的中間層，在中間層上形成光阻圖案，在光阻圖案上沈積蝕刻塗層，使用蝕刻塗層和光阻圖案作為遮罩元件，將中間層和底層的其中至少一個圖案化，使用圖案化中間層和圖案化底層的其中至少一個作為遮罩元件，蝕刻基底以形成基底圖案，基底圖案可作為疊對量測製程的元件。
简体摘要：形成基底图案的方法之实施例包含在基底上形成底层和覆盖在上面的中间层，在中间层上形成光阻图案，在光阻图案上沉积蚀刻涂层，使用蚀刻涂层和光阻图案作为遮罩组件，将中间层和底层的其中至少一个图案化，使用图案化中间层和图案化底层的其中至少一个作为遮罩组件，蚀刻基底以形成基底图案，基底图案可作为叠对量测制程的组件。

58. 发明专利

TW201349311A 半導體裝置及其製造方法审中-公开
简体标题：半导体设备及其制造方法
公开(公告)号：TW201349311A
公开(公告)日：2013-12-01
申请号：TW102116477
申请日：2013-05-09
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：林志忠 , LIN, JR JUNG , 林志翰 , LIN, CHIH HAN , 黃仁安 , NG, JIN-AUN , 張銘慶 , CHANG, MING CHING , 陳昭成 , CHEN, CHAO CHENG
IPC分类号： H01L21/28 , H01L29/78
CPC分类号： H01L29/78 , H01L21/283 , H01L21/823842 , H01L29/4966 , H01L29/4983 , H01L29/66545
摘要：本發明是有關於一種積體電路的製造方法，且特別是有關於一種金屬閘極電極。一半導體裝置的實施例包括含有一主要表面之一基底；一第一矩形閘極電極，位於主要表面上，包括一多層材料的第一層；一第一介電材料，鄰近於第一矩形閘極電極之其中一側；及一第二介電材料，鄰近於第一矩形閘極電極之其他三側，其中第一介電材料及第二介電材料共同圍繞著第一矩形閘極電極。
简体摘要：本发明是有关于一种集成电路的制造方法，且特别是有关于一种金属闸极电极。一半导体设备的实施例包括含有一主要表面之一基底；一第一矩形闸极电极，位于主要表面上，包括一多层材料的第一层；一第一介电材料，邻近于第一矩形闸极电极之其中一侧；及一第二介电材料，邻近于第一矩形闸极电极之其他三侧，其中第一介电材料及第二介电材料共同围绕着第一矩形闸极电极。

59. 发明专利

TW567557B 避免產生弧光效應之形成開口的方法有权
简体标题：避免产生弧光效应之形成开口的方法
公开(公告)号：TW567557B
公开(公告)日：2003-12-21
申请号：TW091134170
申请日：2002-11-25
申请人：台灣積體電路製造股份有限公司
发明人：馬慶輝 , 陳昭成 , 吳倉聚 , 游輝昌 , 陶宏遠
IPC分类号： H01L
摘要：本發明提供一種避免產生弧光效應之形成開口的方法，首先，提供一基底，將基底放置於一蝕刻處理室；接著，對基底表面進行電漿處理，以中和基底表面電性成為電中性或帶正電性；然後，對基底進行非等向性蝕刻，以在基底上形成開口。伍、(一)、本案代表圖為：第3圖。
(二)、本案代表圖之元件代表符號簡單說明：
21~蝕刻處理室；
22~晶圓放置平台；
23、231~半導體基底；
232、235~導電層；
233、236~介電層；
234~導電插塞；
237~圖案化光阻層；
236a、237a~開口。
简体摘要：本发明提供一种避免产生弧光效应之形成开口的方法，首先，提供一基底，将基底放置于一蚀刻处理室；接着，对基底表面进行等离子处理，以中和基底表面电性成为电中性或带正电性；然后，对基底进行非等向性蚀刻，以在基底上形成开口。伍、(一)、本案代表图为：第3图。 (二)、本案代表图之组件代表符号简单说明： 21~蚀刻处理室； 22~晶圆放置平台； 23、231~半导体基底； 232、235~导电层； 233、236~介电层； 234~导电插塞； 237~图案化光阻层； 236a、237a~开口。

60. 发明专利

TW471126B 雙嵌入銅連線之製造方法有权
简体标题：双嵌入铜连接之制造方法
公开(公告)号：TW471126B
公开(公告)日：2002-01-01
申请号：TW089117584
申请日：2000-08-30
申请人：台灣積體電路製造股份有限公司
发明人：陳昭成 , 劉人誠 , 謝志宏 , 蔡嘉雄 , 林柏祥
IPC分类号： H01L
摘要：一種新穎雙嵌入銅連線之製造方法，主要係在去除介層洞底部蝕刻終止層後，以含有氮、氫成分之氣體進行電漿處理，而將介層洞側壁上之氧化層中之部分氧成分成分取代；因此，在使用酸槽進行清潔時，更易為酸性溶液所蝕刻，使得介層洞側壁整體輪廓更為平整。藉由上述方式，介層洞底部切口之不良影響可以大幅地降低。
简体摘要：一种新颖双嵌入铜连接之制造方法，主要系在去除介层洞底部蚀刻终止层后，以含有氮、氢成分之气体进行等离子处理，而将介层洞侧壁上之氧化层中之部分氧成分成分取代；因此，在使用酸槽进行清洁时，更易为酸性溶液所蚀刻，使得介层洞侧壁整体轮廓更为平整。借由上述方式，介层洞底部切口之不良影响可以大幅地降低。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式