专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明专利

TW356576B 用以測試積體電路模組中之積體電路晶粒的裝置及方法失效
简体标题：用以测试集成电路模块中之集成电路晶粒的设备及方法
公开(公告)号：TW356576B
公开(公告)日：1999-04-21
申请号：TW086112230
申请日：1997-08-26
申请人：麥克隆科技公司
发明人：克艾G.杜斯曼 , 傑姆士M.沃克 , 華倫M.方華茲 , 愛瑞克S.奈爾森
IPC分类号： H01L
CPC分类号： H01L22/22 , G01R31/2884 , G11C29/46 , G11C29/785 , G11C29/80 , G11C29/808 , H01L2224/48091 , H04J2203/0062 , H01L2924/00014
摘要：一種諸如多晶片模組（ＭＣＭ）之積體電路（ＩＣ）模組，包括多個ＩＣ晶粒，每一個ＩＣ晶粒具有諸如輸出致能焊墊之一個測試模式致能接合焊墊，結合於ＭＣＭ之基板的一個熔絲將每一個晶粒之測試模式致能焊墊連接至ＭＣＭ之無接線（Ｎ／Ｃ）接腳中之一者，且結合於該ＭＣＭ之基板的一個電阻器將測試模式致能焊墊連接至該ＭＣＭ之參考電壓接腳中之一者。藉著透過該Ｎ／Ｃ接腳將一電源電壓施加至測試模式致能焊墊，一測試模式係於該晶粒中啟始，一旦測試完成時，該熔絲可能係燒掉，且透過該參考電壓接腳與電阻器而施加至測試模式致能焊墊之一個參考電壓係使該晶粒中之測試模式禁能，並啟始一個操作模式。結果，構裝於ＩＣ模組中之晶粒可在包裝後作測試。一種用以在測試模式已啟始後執行該測試模式且用以修復於測試期間所發現之任何故障元件的方法，其包括：提供測試訊號至晶粒；接收該晶粒之響應訊號；對該等響應訊號評估，以判定該晶粒中之任何故障元件；以一個編程電壓，將該等故障元件位址編程入該晶粒中之抗熔絲；藉著判定該等抗熔絲之電阻值，確認該等位址已作編程；再次測試晶粒；接收該再次測試之晶粒的響應訊號；以及，對該等響應訊號評估，以確認所有故障元件已作修復。
简体摘要：一种诸如多芯片模块（ＭＣＭ）之集成电路（ＩＣ）模块，包括多个ＩＣ晶粒，每一个ＩＣ晶粒具有诸如输出致能焊垫之一个测试模式致能接合焊垫，结合于ＭＣＭ之基板的一个熔丝将每一个晶粒之测试模式致能焊垫连接至ＭＣＭ之无接线（Ｎ／Ｃ）接脚中之一者，且结合于该ＭＣＭ之基板的一个电阻器将测试模式致能焊垫连接至该ＭＣＭ之参考电压接脚中之一者。借着透过该Ｎ／Ｃ接脚将一电源电压施加至测试模式致能焊垫，一测试模式系于该晶粒中启始，一旦测试完成时，该熔丝可能系烧掉，且透过该参考电压接脚与电阻器而施加至测试模式致能焊垫之一个参考电压系使该晶粒中之测试模式禁能，并启始一个操作模式。结果，构装于ＩＣ模块中之晶粒可在包装后作测试。一种用以在测试模式已启始后运行该测试模式且用以修复于测试期间所发现之任何故障组件的方法，其包括：提供测试信号至晶粒；接收该晶粒之响应信号；对该等响应信号评估，以判定该晶粒中之任何故障组件；以一个编程电压，将该等故障组件位址编程入该晶粒中之抗熔丝；借着判定该等抗熔丝之电阻值，确认该等位址已作编程；再次测试晶粒；接收该再次测试之晶粒的响应信号；以及，对该等响应信号评估，以确认所有故障组件已作修复。

32. 发明专利

TW356523B 僅使用施加直流(D.C.)信號測試動態隨機存取記憶體(DRAM)單元之方法失效
简体标题：仅使用施加直流(D.C.)信号测试动态随机存取内存(DRAM)单元之方法
公开(公告)号：TW356523B
公开(公告)日：1999-04-21
申请号：TW086105924
申请日：1997-07-25
申请人：德州儀器公司
发明人：秦可安 , 寇丹尼 , 許光華 , 路奇風
IPC分类号： G01R
CPC分类号： G11C29/56 , G11C29/46
摘要：在一種動態隨機存取記憶體單元，一根據啟動信號反應之內建式自動測試單元將提供一序列之信號並將該序列信號儲存於該細胞列陣內，將信號由儲存細胞列陣內取回，及將儲存信號與該取回信號做比較以確定該記憶體單元之操作。該啟動信號之產生係當一過電偵測單元偵測到一選擇記憶體單元端點之過電壓時產生。該內建式自動測試單元包括一局部記憶單元以儲存用於控制該測試程序之信號序列。測試程序的部份可以經由記憶體單元端點而施加至該內建式自動測試單元之DC來選擇。
简体摘要：在一种动态随机存取内存单元，一根据启动信号反应之内置式自动测试单元将提供一串行之信号并将该串行信号存储于该细胞列阵内，将信号由存储细胞列阵内取回，及将存储信号与该取回信号做比较以确定该内存单元之操作。该启动信号之产生系当一过电侦测单元侦测到一选择内存单元端点之过电压时产生。该内置式自动测试单元包括一局部记忆单元以存储用于控制该测试进程之信号串行。测试进程的部份可以经由内存单元端点而施加至该内置式自动测试单元之DC来选择。

33. 发明专利

TW201740265A 整理指令處理方法、記憶體控制電路單元與記憶體儲存裝置审中-公开
简体标题：整理指令处理方法、内存控制电路单元与内存存储设备
公开(公告)号：TW201740265A
公开(公告)日：2017-11-16
申请号：TW105113792
申请日：2016-05-04
申请人：群聯電子股份有限公司 , PHISON ELECTRONICS CORP.
发明人：葉志剛 , YEH, CHIH-KANG
IPC分类号： H02M3/34
CPC分类号： G06F3/061 , G06F3/0659 , G06F3/0679 , G06F3/0688 , G06F12/0246 , G06F2212/1024 , G06F2212/7201 , G06F2212/7205 , G11C29/028 , G11C29/46 , G11C2211/5641
摘要：一種用於記憶體儲存裝置的整理指令處理方法，此記憶體儲存裝置具有可複寫式非揮發性記憶體模組，可複寫式非揮發性記憶體模組包括多個實體程式化單元。本方法包括：從主機系統中接收指令；當以第一模式在此可複寫式非揮發性記憶體模組上執行對應此指令的操作時，啟動整理操作以根據整理表中關於整理指令的記錄執行對應此整理指令的操作；以及當以第二模式在可複寫式非揮發性記憶體模組上執行對應此指令的操作時，停止啟動上述整理操作。
简体摘要：一种用于内存存储设备的整理指令处理方法，此内存存储设备具有可复写式非挥发性内存模块，可复写式非挥发性内存模块包括多个实体进程化单元。本方法包括：从主机系统中接收指令；当以第一模式在此可复写式非挥发性内存模块上运行对应此指令的操作时，启动整理操作以根据整理表中关于整理指令的记录运行对应此整理指令的操作；以及当以第二模式在可复写式非挥发性内存模块上运行对应此指令的操作时，停止启动上述整理操作。

34. 发明专利

TWI524080B 應用於積體電路的運作記錄電路及其運作方法有权
简体标题：应用于集成电路的运作记录电路及其运作方法
公开(公告)号：TWI524080B
公开(公告)日：2016-03-01
申请号：TW103103606
申请日：2014-01-29
申请人：新唐科技股份有限公司 , NUVOTON TECHNOLOGY CORPORATION
发明人：盧嘉謦 , LU, CHIA CHING
IPC分类号： G01R31/303
CPC分类号： G11C29/46 , G11C2029/0409

35. 发明专利

TW201530167A 應用於積體電路的運作記錄電路及其運作方法审中-公开
简体标题：应用于集成电路的运作记录电路及其运作方法
公开(公告)号：TW201530167A
公开(公告)日：2015-08-01
申请号：TW103103606
申请日：2014-01-29
申请人：新唐科技股份有限公司 , NUVOTON TECHNOLOGY CORPORATION
发明人：盧嘉謦 , LU, CHIA CHING
IPC分类号： G01R31/303
CPC分类号： G11C29/46 , G11C2029/0409
摘要：一種運作記錄電路及其運作方法。運作記錄電路包括一接腳監測單元、一記憶單元、一資料寫入單元、一模式驗証單元及一資料傾印單元。接腳監測單元監測積體電路的第一接腳且對應地提供一監測信號。資料寫入單元依據監測信號寫入多個監測記錄於記憶單元。當模式驗証單元在經由積體電路的第二接腳接收一測試傾印指令後，模式驗証單元對應地提供一傾印控制信號。資料傾印單元依據傾印控制信號決定是否將記憶單元中的這些監測記錄經由第二接腳輸出。
简体摘要：一种运作记录电路及其运作方法。运作记录电路包括一接脚监测单元、一记忆单元、一数据写入单元、一模式验证单元及一数据倾印单元。接脚监测单元监测集成电路的第一接脚且对应地提供一监测信号。数据写入单元依据监测信号写入多个监测记录于记忆单元。当模式验证单元在经由集成电路的第二接脚接收一测试倾印指令后，模式验证单元对应地提供一倾印控制信号。数据倾印单元依据倾印控制信号决定是否将记忆单元中的这些监测记录经由第二接脚输出。

36. 发明专利

TWI464742B 半導體記憶體之測試模式信號產生器以及產生測試模式信號的方法有权
简体标题：半导体内存之测试模式信号产生器以及产生测试模式信号的方法
公开(公告)号：TWI464742B
公开(公告)日：2014-12-11
申请号：TW097150778
申请日：2008-12-26
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：金起業 , KIM, KI UP
IPC分类号： G11C29/12
CPC分类号： G11C29/46 , G11C29/1201

37. 发明专利

TW200945351A 測試入口電路及用於產生測試入口信號之方法 TEST ENTRY CIRCUIT AND METHOD FOR GENERATING TEST ENTRY SIGNAL 失效
简体标题：测试入口电路及用于产生测试入口信号之方法 TEST ENTRY CIRCUIT AND METHOD FOR GENERATING TEST ENTRY SIGNAL
公开(公告)号：TW200945351A
公开(公告)日：2009-11-01
申请号：TW097125816
申请日：2008-07-09
申请人：海力士半導體股份有限公司
发明人：朴宰範
IPC分类号： G11C
CPC分类号： G11C29/06 , G11C29/46
摘要：本發明係關於測試入口電路及用於產生測試入口信號之方法，其包含一經配置以經由一墊接收一測試信號以產生一用於一第一測試模式之第一模式源信號之第一源信號產生器；一經配置以計算該測試信號之啟動轉變以產生一用於一第二測試模式之第二模式源信號之第二源信號產生器；及一經配置以接收該等第一與第二模式源信號以產生一用於進入該第一測試模式之第一測試模式入口信號與用於進入該第二測試模式之第二測試模式入口信號之入口信號產生器。
简体摘要：本发明系关于测试入口电路及用于产生测试入口信号之方法，其包含一经配置以经由一垫接收一测试信号以产生一用于一第一测试模式之第一模式源信号之第一源信号产生器；一经配置以计算该测试信号之启动转变以产生一用于一第二测试模式之第二模式源信号之第二源信号产生器；及一经配置以接收该等第一与第二模式源信号以产生一用于进入该第一测试模式之第一测试模式入口信号与用于进入该第二测试模式之第二测试模式入口信号之入口信号产生器。

38. 发明专利

TW200842574A 半導體積體電路及記憶體檢查方法 SEMICONDUCTOR INTEGRATED CIRCUIT AND MEMORY CHECKING METHOD 审中-公开
简体标题：半导体集成电路及内存检查方法 SEMICONDUCTOR INTEGRATED CIRCUIT AND MEMORY CHECKING METHOD
公开(公告)号：TW200842574A
公开(公告)日：2008-11-01
申请号：TW097111944
申请日：2008-04-02
申请人：松下電器產業股份有限公司 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.
发明人：山口德志 TOKUSHI YAMAGUCHI , 關口啓之 HIROYUKI SEKIGUCHI , 鹽田良治 RYOJI SHIOTA , 中野三矢 MITSUYA NAKANO
IPC分类号： G06F
CPC分类号： G11C29/46 , G11C2029/0407
摘要：該半導體積體電路包括:一記憶體,用以儲存機密資料;一記憶體BIST電路,用以執行一記憶體BIST;一第一選擇器,用以切換於一用於一經由一外部端之記憶體隔離測試的路徑與一來自該記憶體BIST電路之路徑間;一第二選擇器,用以切換於一來自該第一選擇器之輸出的路徑與一來自一常用電路之路徑間且具有一耦接至該記憶體之輸出;以及一第三選擇器,用以切換於一來自該記憶體之輸出的路徑與一用以接收一假信號之路徑間且接收一從該記憶體BIST電路所輸出之檢查完成信號以做為一選擇信號。在此半導體積體電路中,在藉由執行該記憶體BIST來初始化該記憶體後,可經由用於該記憶體隔離測試之路徑從該外部端存取該記憶體。
简体摘要：该半导体集成电路包括:一内存,用以存储机密数据;一内存BIST电路,用以运行一内存BIST;一第一选择器,用以切换于一用于一经由一外部端之内存隔离测试的路径与一来自该内存BIST电路之路径间;一第二选择器,用以切换于一来自该第一选择器之输出的路径与一来自一常用电路之路径间且具有一耦接至该内存之输出;以及一第三选择器,用以切换于一来自该内存之输出的路径与一用以接收一假信号之路径间且接收一从该内存BIST电路所输出之检查完成信号以做为一选择信号。在此半导体集成电路中,在借由运行该内存BIST来初始化该内存后,可经由用于该内存隔离测试之路径从该外部端存取该内存。

39. 发明专利

TWI275097B 記憶體元件以及其測試方法 MEMORY DEVICE AND METHOD FOR TESTING THE SAME 失效
简体标题：内存组件以及其测试方法 MEMORY DEVICE AND METHOD FOR TESTING THE SAME
公开(公告)号：TWI275097B
公开(公告)日：2007-03-01
申请号：TW094130261
申请日：2005-09-05
申请人：三星電子股份有限公司 SAMSUNG ELECTRONICS CO., LTD.
发明人：張永旭 CHANG, YOUNG-UK , 文吉信 MOON, GIL-SHIN , 玄東昊 HYUN, DONG-HO
IPC分类号： G11C
CPC分类号： G11C29/46 , G01R31/31701
摘要：記憶體元件包括多數個測試模式訊號產生單元和多數個測試電路。每一個測試模式訊號產生單元為各個測試電路產生各自的測試模式訊號。測試模式訊號產生單元為測試電路產生連續的測試模式訊號。每一個測試模式訊號產生單元可以被放置在各個測試電路中，因此從測試模式訊號源到測試電路不需要配線。
简体摘要：内存组件包括多数个测试模式信号产生单元和多数个测试电路。每一个测试模式信号产生单元为各个测试电路产生各自的测试模式信号。测试模式信号产生单元为测试电路产生连续的测试模式信号。每一个测试模式信号产生单元可以被放置在各个测试电路中，因此从测试模式信号源到测试电路不需要配线。

40. 发明专利

TWI227030B 半導體記憶體裝置及測試半導體記憶體裝置之方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR TESTING SEMICONDUCTOR MEMORY DEVICE 失效
简体标题：半导体内存设备及测试半导体内存设备之方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR TESTING SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TWI227030B
公开(公告)日：2005-01-21
申请号：TW092120228
申请日：2003-07-24
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：中川祐之 YUJI NAKAGAWA
IPC分类号： G11C
CPC分类号： G11C29/50016 , G11C11/401 , G11C11/406 , G11C11/40615 , G11C29/46
摘要：一種用於輕易且準確地評估一裝置的半導體記憶體裝置。該記憶體裝置具有一第一存取模式與一第二存取模式。該記憶體裝置包括一進入訊號產生電路俾把輸入訊號合成並產生一個用來進入該第一存取模式的第一進入訊號。一控制電路係響應於該第一進入訊號來產生一第一模式觸發訊號。該控制電路亦接收一個用來進入該第二存取模式的第二進入訊號並且係響應於該第二進入訊號來產生一第二模式觸發訊號。該進入訊號產生電路根據一選擇控制訊號來以一選擇的形式把該等輸入訊號邏輯地合成俾產生該第一進入訊號。
简体摘要：一种用于轻易且准确地评估一设备的半导体内存设备。该内存设备具有一第一存取模式与一第二存取模式。该内存设备包括一进入信号产生电路俾把输入信号合成并产生一个用来进入该第一存取模式的第一进入信号。一控制电路系响应于该第一进入信号来产生一第一模式触发信号。该控制电路亦接收一个用来进入该第二存取模式的第二进入信号并且系响应于该第二进入信号来产生一第二模式触发信号。该进入信号产生电路根据一选择控制信号来以一选择的形式把该等输入信号逻辑地合成俾产生该第一进入信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式