专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

TWI492054B 快閃記憶體的模擬方法與模擬器有权
简体标题：闪存的仿真方法与仿真器
公开(公告)号：TWI492054B
公开(公告)日：2015-07-11
申请号：TW101141022
申请日：2012-11-05
申请人：群聯電子股份有限公司 , PHISON ELECTRONICS CORP.
发明人：鄭國義 , CHENG, KUO YI , 黃毅宏 , HUANG, YI HONG , 陳皇亨 , CHENG, HUANG HENG
IPC分类号： G06F12/08 , G06F9/455
CPC分类号： G06F17/5022 , G06F3/0679 , G06F9/455 , G06F12/0238 , G06F12/0246 , G06F12/0638 , G06F13/105 , G06F13/1694 , G06F17/5027 , G06F2212/151 , H01L2924/1438 , H01L2924/14511

22. 发明专利

TWI448968B 系統級模擬與仿真之裝置及方法有权
简体标题：系统级仿真与仿真之设备及方法
公开(公告)号：TWI448968B
公开(公告)日：2014-08-11
申请号：TW101127472
申请日：2012-07-30
申请人：智原科技股份有限公司 , FARADAY TECHNOLOGY CORP.
发明人：黃正顏 , HUANG, CHENG YEN
IPC分类号： G06F9/455
CPC分类号： G06F17/50 , G06F17/5027

23. 发明专利

TW201418982A 快閃記憶體的模擬方法與模擬器审中-公开
简体标题：闪存的仿真方法与仿真器
公开(公告)号：TW201418982A
公开(公告)日：2014-05-16
申请号：TW101141022
申请日：2012-11-05
申请人：群聯電子股份有限公司 , PHISON ELECTRONICS CORP.
发明人：鄭國義 , CHENG, KUO YI , 黃毅宏 , HUANG, YI HONG , 陳皇亨 , CHENG, HUANG HENG
IPC分类号： G06F12/08 , G06F9/455
CPC分类号： G06F17/5022 , G06F3/0679 , G06F9/455 , G06F12/0238 , G06F12/0246 , G06F12/0638 , G06F13/105 , G06F13/1694 , G06F17/5027 , G06F2212/151 , H01L2924/1438 , H01L2924/14511
摘要：一種快閃記憶體的模擬方法與使用此方法的模擬器。此模擬器用以耦接至一記憶體控制器。此模擬方法包括：設定一預設反應條件；提供多個指令集，其中每一個指令集是對應至一個記憶體類型；接收來自記憶體控制器的第一指令；根據第一指令辨識上述指令集中的第二指令；判斷第二指令是否符合預設反應條件；根據預設反應條件，取得對應第二指令的第一訊號；以及傳送第一訊號至記憶體控制器。藉此，模擬器的使用會具有彈性。
简体摘要：一种闪存的仿真方法与使用此方法的仿真器。此仿真器用以耦接至一内存控制器。此仿真方法包括：设置一默认反应条件；提供多个指令集，其中每一个指令集是对应至一个内存类型；接收来自内存控制器的第一指令；根据第一指令辨识上述指令集中的第二指令；判断第二指令是否符合默认反应条件；根据默认反应条件，取得对应第二指令的第一信号；以及发送第一信号至内存控制器。借此，仿真器的使用会具有弹性。

24. 发明专利

TW201405426A 系統級模擬與仿真之裝置及方法审中-公开
简体标题：系统级仿真与仿真之设备及方法
公开(公告)号：TW201405426A
公开(公告)日：2014-02-01
申请号：TW101127472
申请日：2012-07-30
申请人：智原科技股份有限公司 , FARADAY TECHNOLOGY CORP.
发明人：黃正顏 , HUANG, CHENG YEN
IPC分类号： G06F9/455
CPC分类号： G06F17/50 , G06F17/5027
摘要：本發明提供一種系統級模擬與仿真之裝置及方法。該裝置包含一模擬/仿真引擎、一既有智慧財產安裝平台、一快速驅動器、及一智慧財產代理器。該模擬/仿真引擎係用來進行模擬與仿真中之至少一者以使該裝置具備複數個智慧財產模組之第一部分。該既有智慧財產安裝平台係用來安裝具備既有智慧財產模組之晶片以使該裝置具備該複數個智慧財產模組之第二部分，其中該複數個智慧財產模組之該第二部分包含該些既有智慧財產模組中之特定智慧財產模組。本發明的好處是，借助於該快速驅動器，該裝置使用該既有智慧財產模組時不會產生任何不必要之延遲。
简体摘要：本发明提供一种系统级仿真与仿真之设备及方法。该设备包含一仿真/仿真发动机、一既有智能财产安装平台、一快速驱动器、及一智能财产代理器。该仿真/仿真发动机系用来进行仿真与仿真中之至少一者以使该设备具备复数个智能财产模块之第一部分。该既有智能财产安装平台系用来安装具备既有智能财产模块之芯片以使该设备具备该复数个智能财产模块之第二部分，其中该复数个智能财产模块之该第二部分包含该些既有智能财产模块中之特定智能财产模块。本发明的好处是，借助于该快速驱动器，该设备使用该既有智能财产模块时不会产生任何不必要之延迟。

25. 发明专利

TWI307846B 模擬用戶設計的方法 METHOD FOR EMULATING USER DESIGNING 失效
简体标题：仿真用户设计的方法 METHOD FOR EMULATING USER DESIGNING
公开(公告)号：TWI307846B
公开(公告)日：2009-03-21
申请号：TW095104572
申请日：2006-02-10
申请人： S2C公司 S2C INC.
发明人：黃八揆 HUANG, THOMAS B. , 陳睦仁 CHENE, MON REN
IPC分类号： G06F , G01R
CPC分类号： G06F17/5027
摘要：本發明提供了一種透過可重配置的平台用來設計和模擬用戶設計的系統及其方法。該系統和方法能更容易地設計和模擬單晶片系統類型的用戶設計。用戶設計中的網路連線表(net1ist)可包含在一個使用有多個場域可程式閘陣列(field programmable gate arrays)元件的平台的模擬器中經過訂制的或者經過最佳化的第三方的電路的網路連線表。許多訂制的電路可被組態用來與用戶設計互動操作,提供諸如除錯、性能分析以及與模擬器連接等功能。
简体摘要：本发明提供了一种透过可重配置的平台用来设计和仿真用户设计的系统及其方法。该系统和方法能更容易地设计和仿真单芯片系统类型的用户设计。用户设计中的网络连接表(net1ist)可包含在一个使用有多个场域可进程闸数组(field programmable gate arrays)组件的平台的仿真器中经过订制的或者经过最优化的第三方的电路的网络连接表。许多订制的电路可被组态用来与用户设计交互操作,提供诸如调试、性能分析以及与仿真器连接等功能。

26. 发明专利

TW561411B 具保持時間演算法之模擬電路,邏輯分析器以及映像記憶體失效
简体标题：具保持时间算法之仿真电路,逻辑分析器以及图像内存
公开(公告)号：TW561411B
公开(公告)日：2003-11-11
申请号：TW090111292
申请日：2001-05-11
申请人：奎登設計系統公司
发明人：王明揚 , 薛穗彥 , 威廉C 卡瑞爾
IPC分类号： G06F
CPC分类号： G06F17/5027
摘要：一種模擬系統電路具有含RAM，對照表(1ookup table)，額外延遲元件及正反器(flip-flop)/閂的邏輯元件。該正反器/閂的作用就像是正反器或是閂並且具有分離的設定及重置信號。該延遲元件會在該邏輯元件的資料路徑中插入可選擇之數量的延遲，以降低競速時間(race time)的問題。該邏輯元件可以組合起來共用輸入信號以便增加 RAM的大小。該經過改善的電路也就是，具有一重播(playback)記憶體用以儲存來自一邏輯元件之取樣資料的多個複本，如此，便可以重播模擬資料用以除錯(debugging)。與該邏輯元件相連接的多重讀取埠可以讓使用者以分時(time multiplexed)的方式在模擬期間從該邏輯元件讀取資料。該輸入/輸出腳可以分時的方式單向或是雙向載送多重信號。
简体摘要：一种仿真系统电路具有含RAM，对照表(1ookup table)，额外延迟组件及正反器(flip-flop)/闩的逻辑组件。该正反器/闩的作用就像是正反器或是闩并且具有分离的设置及重置信号。该延迟组件会在该逻辑组件的数据路径中插入可选择之数量的延迟，以降低竞速时间(race time)的问题。该逻辑组件可以组合起来共享输入信号以便增加 RAM的大小。该经过改善的电路也就是，具有一重播(playback)内存用以存储来自一逻辑组件之采样数据的多个复本，如此，便可以重播仿真数据用以调试(debugging)。与该逻辑组件相连接的多重读取端口可以让用户以分时(time multiplexed)的方式在仿真期间从该逻辑组件读取数据。该输入/输出脚可以分时的方式单向或是双向载送多重信号。

27. 发明专利

TW464828B 使用模仿及模擬以設計辨識的方法及裝置失效
简体标题：使用模仿及仿真以设计辨识的方法及设备
公开(公告)号：TW464828B
公开(公告)日：2001-11-21
申请号：TW086115169
申请日：1997-10-15
申请人：奎登設計系統公司
发明人：史帝文P.賽普 , 米克海伯斯登
IPC分类号： G06F
CPC分类号： G06F17/5027
摘要：一種用以合併一個邏輯設計之模仿及模擬的方法及裝置。本方法及裝置能夠與一個包含閘門階層敘述、行為表現、結構表現、或一其組合的邏輯設計一起運用。本模仿及模擬部份係一個最小化用以傳輸介於兩部份間資料之時間的方式來合併。當模仿執行於諸如場可程式閘門陣列之可重組態硬體中時，模擬係藉一個或多個微處理執行。當採用了多重微處理器時，選擇邏輯設計的獨立部份以執行多重同步微處理器上。可重組態的硬體亦執行偵側及排程運作以協助模擬，及減少處理的時間。
简体摘要：一种用以合并一个逻辑设计之模仿及仿真的方法及设备。本方法及设备能够与一个包含闸门阶层叙述、行为表现、结构表现、或一其组合的逻辑设计一起运用。本模仿及仿真部份系一个最小化用以传输介于两部份间数据之时间的方式来合并。当模仿运行于诸如场可进程闸门数组之可重组态硬件中时，仿真系藉一个或多个微处理运行。当采用了多重微处理器时，选择逻辑设计的独立部份以运行多重同步微处理器上。可重组态的硬件亦运行侦侧及调度运作以协助仿真，及减少处理的时间。

28. 发明专利

TW440796B 具有時間多工互連的模仿系統失效
简体标题：具有时间多任务互连的模仿系统
公开(公告)号：TW440796B
公开(公告)日：2001-06-16
申请号：TW087108460
申请日：1998-05-29
申请人：奎登設計系統公司
发明人：史蒂芬山普 , 米海勃須田 , 麥可布茲
IPC分类号： G06F
CPC分类号： G01R31/2853 , G01R31/31717 , G06F17/5027 , Y10S370/916
摘要：本文討論一種硬體模仿系統，可將多重設計信號定時多路傳輸至實體邏輯晶片針腳與印刷電路板上，以降低硬體成本。本發明的可重新組態邏輯系統包括數個可程式邏輯器件與數個可程式互連器件。邏輯器件與互連器件可互連在一起，如此一來多重設計信號可以共用I/O針腳與印刷電路軌。本文亦討論硬體模仿系統的邏輯分析器。實施邏輯分析器功能時所需要的邏輯電路可以程式化為模仿系統的邏輯晶片之可程式化資源。
简体摘要：本文讨论一种硬件模仿系统，可将多重设计信号定时多路传输至实体逻辑芯片针脚与印刷电路板上，以降低硬件成本。本发明的可重新组态逻辑系统包括数个可进程逻辑器件与数个可进程互连器件。逻辑器件与互连器件可互连在一起，如此一来多重设计信号可以共享I/O针脚与印刷电路轨。本文亦讨论硬件模仿系统的逻辑分析器。实施逻辑分析器功能时所需要的逻辑电路可以进程化为模仿系统的逻辑芯片之可进程化资源。

29. 发明专利

TW201809859A 用於ＳＡＤＰ友好互連結構軌跡產生的方法、系統及程式產品审中-公开
简体标题：用于ＳＡＤＰ友好互链接构轨迹产生的方法、系统及进程产品
公开(公告)号：TW201809859A
公开(公告)日：2018-03-16
申请号：TW106105913
申请日：2017-02-22
申请人：格羅方德半導體公司 , GLOBALFOUNDRIES US INC.
发明人：納瑞塞帝哈瑞特茲 , NARISETTY, HARITEZ , 李約翰 , LEE, JOHN , 亞羅拉喜堤茲 , ARORA, SHITIZ
IPC分类号： G03F1/70 , G06F17/50
CPC分类号： G06F17/5077 , G06F17/5027 , G06F17/5081 , G06F2217/06 , G06F2217/12
摘要：一種方法包括提供半導體互連實施工具，以及通過使用本文中所述並結合該半導體互連實施工具的一項或多項自對準雙重圖案化友好規則的其中任意一項、組合或全部來設計至少兩個佈線層，各佈線層具有多條佈線，該些佈線包括具有預設寬度的一條或多條線以及具有非預設寬度的一條或多條線。本發明還提供對應該方法的系統及程式產品。
简体摘要：一种方法包括提供半导体互连实施工具，以及通过使用本文中所述并结合该半导体互连实施工具的一项或多项自对准双重图案化友好守则的其中任意一项、组合或全部来设计至少两个布线层，各布线层具有多条布线，该些布线包括具有默认宽度的一条或多条线以及具有非默认宽度的一条或多条线。本发明还提供对应该方法的系统及进程产品。

30. 发明专利

TWI595417B 仿真中之Ｘ傳播有权
简体标题：仿真中之Ｘ传播
公开(公告)号：TWI595417B
公开(公告)日：2017-08-11
申请号：TW104138288
申请日：2015-11-19
申请人：賽諾西斯公司 , SYNOPSYS, INC.
发明人：羅賓諾維其亞歷山大 , RABINOVITCH, ALEXANDER , 拉蘇爾盧多維克馬克 , LARZUL, LUDOVIC MARC
IPC分类号： G06F9/455
CPC分类号： G06F11/261 , G06F17/5027

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式