专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW391115B 在具有許多不同組通信裝置之信號的信號流中用於識別一組通信裝置之信號的方法及裝置失效
简体标题：在具有许多不同组通信设备之信号的信号流中用于识别一组通信设备之信号的方法及设备
公开(公告)号：TW391115B
公开(公告)日：2000-05-21
申请号：TW087112850
申请日：1998-08-10
申请人：耐斯拉佛通訊公司
发明人：史帝芬.歌帝
IPC分类号： H04L
CPC分类号： H04J3/1617 , H04J3/08 , H04J2203/0032 , H04J2203/0048 , H04J2203/0089 , H04L12/5601 , H04L2012/5652 , H04Q11/0478 , Y10S370/916
摘要：本發明提供用於在具有數個不同組通信裝置之信號的信號流中辨識一組通信裝置之信號的方法及裝置。本發明的某些實施例係用於在具有數個不同組通信裝置之信號的信號流中擷取第一組通信裝置之信號的方法及裝置。本發明之其他實施例係用於插入第一組通信裝置之信號至信號流中的方法及裝置。本發明之其他實施例係使用可內容定址之記憶體來辨識一組特定通訊裝置之信號組之時間分割多工及解多工的方法及裝置。此外，本發明之某些實施例係用於光纖遠距離通信網路。這些實施例包含接收具有不同應用之信號之集成信號流之光學網路單元。此光學網路單元包含一內容定址記憶體，其儲存第一型通信應用之信號在信號流中之位置。
简体摘要：本发明提供用于在具有数个不同组通信设备之信号的信号流中辨识一组通信设备之信号的方法及设备。本发明的某些实施例系用于在具有数个不同组通信设备之信号的信号流中截取第一组通信设备之信号的方法及设备。本发明之其他实施例系用于插入第一组通信设备之信号至信号流中的方法及设备。本发明之其他实施例系使用可内容寻址之内存来辨识一组特定通信设备之信号组之时间分割多任务及解多任务的方法及设备。此外，本发明之某些实施例系用于光纤远距离通信网络。这些实施例包含接收具有不同应用之信号之集成信号流之光学网络单元。此光学网络单元包含一内容寻址内存，其存储第一型通信应用之信号在信号流中之位置。

2. 发明专利

TW251357B 數位資料仲裁裝置失效
简体标题：数码数据仲裁设备
公开(公告)号：TW251357B
公开(公告)日：1995-07-11
申请号：TW083102710
申请日：1994-03-28
申请人：湯瑪斯消費者電子公司
发明人：彼得.麥可.摩菲 , 格瑞哥里.喬治.塔瑪
IPC分类号： G06F
CPC分类号： H04J3/047 , H04J3/0685 , Y10S370/916
摘要：一種將來自多個資料路徑的資料組合之資料仲裁裝置，其中來自個別資料路徑之資料，係由個別之時鐘信號非同步地觸發，且速率各異；它包含一個別之資料路徑耦合至此之多工器，多工器的輸出被施加至一"D" 型暫存器，此暫存器有一時鐘信號輸入端。耦合至個別時鐘信號中之一。D 型暫存器提供組合之資料信號。一邏輯配罝被耦合至個別的時鐘信號，俾根據發生於個別資料路徑上久信號重要性的優先順序，提供控制信號。控制信號被耦合，以調節多工器，根據已建立之優先順序自個別資料路徑中提供資料樣本。此邏輯配置之建造，使多工器在該資料路徑之一頂定之暫態時鐘信號，轉換至不同的資料路徑，並於不一次與此前一相連之資料路徑有關的時鐘信號的預定暫態，轉換回原先相連之資料路徑。
简体摘要：一种将来自多个数据路径的数据组合之数据仲裁设备，其中来自个别数据路径之数据，系由个别之时钟信号异步地触发，且速率各异；它包含一个别之数据路径耦合至此之多任务器，多任务器的输出被施加至一"D" 型寄存器，此寄存器有一时钟信号输入端。耦合至个别时钟信号中之一。D 型寄存器提供组合之数据信号。一逻辑配罝被耦合至个别的时钟信号，俾根据发生于个别数据路径上久信号重要性的优先级，提供控制信号。控制信号被耦合，以调节多任务器，根据已创建之优先级自个别数据路径中提供数据样本。此逻辑配置之建造，使多任务器在该数据路径之一顶定之暂态时钟信号，转换至不同的数据路径，并于不一次与此前一相连之数据路径有关的时钟信号的预定暂态，转换回原先相连之数据路径。

3. 发明专利

TW440796B 具有時間多工互連的模仿系統失效
简体标题：具有时间多任务互连的模仿系统
公开(公告)号：TW440796B
公开(公告)日：2001-06-16
申请号：TW087108460
申请日：1998-05-29
申请人：奎登設計系統公司
发明人：史蒂芬山普 , 米海勃須田 , 麥可布茲
IPC分类号： G06F
CPC分类号： G01R31/2853 , G01R31/31717 , G06F17/5027 , Y10S370/916
摘要：本文討論一種硬體模仿系統，可將多重設計信號定時多路傳輸至實體邏輯晶片針腳與印刷電路板上，以降低硬體成本。本發明的可重新組態邏輯系統包括數個可程式邏輯器件與數個可程式互連器件。邏輯器件與互連器件可互連在一起，如此一來多重設計信號可以共用I/O針腳與印刷電路軌。本文亦討論硬體模仿系統的邏輯分析器。實施邏輯分析器功能時所需要的邏輯電路可以程式化為模仿系統的邏輯晶片之可程式化資源。
简体摘要：本文讨论一种硬件模仿系统，可将多重设计信号定时多路传输至实体逻辑芯片针脚与印刷电路板上，以降低硬件成本。本发明的可重新组态逻辑系统包括数个可进程逻辑器件与数个可进程互连器件。逻辑器件与互连器件可互连在一起，如此一来多重设计信号可以共享I/O针脚与印刷电路轨。本文亦讨论硬件模仿系统的逻辑分析器。实施逻辑分析器功能时所需要的逻辑电路可以进程化为模仿系统的逻辑芯片之可进程化资源。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式