专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明专利

TW200745850A 查找表定址系統及方法 LOOKUP TABLE ADDRESSING SYSTEM AND METHOD 失效
简体标题：查找表寻址系统及方法 LOOKUP TABLE ADDRESSING SYSTEM AND METHOD
公开(公告)号：TW200745850A
公开(公告)日：2007-12-16
申请号：TW095139557
申请日：2006-10-26
申请人：亞拿羅設計公司 ANALOG DEVICES, INC.
发明人：詹姆士威爾森 WILSON, JAMES , 喬書亞A 卡伯斯基 KABLOTSKY, JOSHUA A. , 約瑟夫史丹 STEIN, YOSEF , 克里斯多夫M 梅耶 MAYER, CHRISTOPHER M.
IPC分类号： G06F
CPC分类号： G06F9/30018 , G06F9/3004 , G06F9/345 , G06F9/3552 , G09C1/00 , H04L9/06 , H04L2209/122
摘要：本發明揭示一種在外部記憶體內一查找表集合之查找表定址,其係藉由以下步驟實現:將一資料字從一計算單元傳輸至一資料位址產生器內之一輸入暫存器;在該資料位址產生器中的至少一存放遞增索引暫存器內提供兩個欄位,其中包括一用以識別該表集合在記憶體中的位置之表基底欄位與一位移欄位;以及將該資料字之一區段存放進該索引暫存器內之一位移欄位以識別該等表中一特定項目之位置。
简体摘要：本发明揭示一种在外部内存内一查找表集合之查找表寻址,其系借由以下步骤实现:将一数据字从一计算单元传输至一数据位址产生器内之一输入寄存器;在该数据位址产生器中的至少一存放递增索引寄存器内提供两个字段,其中包括一用以识别该表集合在内存中的位置之表基底字段与一位移字段;以及将该数据字之一区段存放进该索引寄存器内之一位移字段以识别该等表中一特定项目之位置。

92. 发明专利

TWI279717B 用於多執行緖處理之方法、裝置與系統 METHOD, APPARATUS AND SYSTEM FOR MULTI-THREADED PROCESSING 有权
简体标题：用于多运行緖处理之方法、设备与系统 METHOD, APPARATUS AND SYSTEM FOR MULTI-THREADED PROCESSING
公开(公告)号：TWI279717B
公开(公告)日：2007-04-21
申请号：TW093140775
申请日：2004-12-27
申请人：英特爾公司 INTEL CORPORATION
发明人：江宏 JIANG, HONG , 皮亞薩湯瑪斯A. PIAZZA, THOMAS A.
IPC分类号： G06F
CPC分类号： G06F9/52 , G06F9/3004 , G06F9/30087 , G06F9/4843
摘要：多重並列被動指令執行緒使用「主動」旗號及「預備性」旗號協力存取共享資源。該主動旗號發送訊息給執行電路及/或控制電路來造成一執行緒之狀態改變。一執行緒可藉一執行緒排程器響應於一未經分辨之相依性(可由一旗號指示)而被置於不作用狀態。對應於該相依性之執行緒狀態變數用來指示該執行緒係於不作用模式。當相依性被分辨時，一訊息送至控制電路，造成相依性變數變清楚。響應於清楚之相依性變數，該執行緒被置於作用狀態。可於作用狀態之執行緒進行執行之動作。除了該旗號係組配以於該執行緒被調度至該執行電路供執行之前或之後來執行以外，預備性旗號係以類似方式操作。
简体摘要：多重并列被动指令线程使用“主动”旗号及“预备性”旗号协力存取共享资源。该主动旗号发送消息给运行电路及/或控制电路来造成一线程之状态改变。一线程可藉一线程调度器响应于一未经分辨之相依性(可由一旗号指示)而被置于不作用状态。对应于该相依性之线程状态变量用来指示该线程系于不作用模式。当相依性被分辨时，一消息送至控制电路，造成相依性变量变清楚。响应于清楚之相依性变量，该线程被置于作用状态。可于作用状态之线程进行运行之动作。除了该旗号系组配以于该线程被调度至该运行电路供运行之前或之后来运行以外，预备性旗号系以类似方式操作。

93. 发明专利

TW200707280A 用於可組態處理之設備及方法 APPARATUS AND METHOD FOR CONFIGURABLE PROCESSING 审中-公开
简体标题：用于可组态处理之设备及方法 APPARATUS AND METHOD FOR CONFIGURABLE PROCESSING
公开(公告)号：TW200707280A
公开(公告)日：2007-02-16
申请号：TW095116018
申请日：2006-05-05
申请人：艾塞拉公司 ICERA INC.
发明人：賽門瑙利斯 KNOWLES, SIMON
IPC分类号： G06F
CPC分类号： G06F15/7867 , G06F9/30036 , G06F9/3004 , G06F9/30145 , G06F9/30181 , G06F9/3885 , G06F9/3897
摘要：一種可組態執行單元係包含複數個運算子,其係能夠在處理多位元運算元値之等級下被一個指令動態組構。該可組態執行單元係包含:一或多個動態可組態運算子模組,該一或多個模組係可連接成接收一個指令中指示之輸入運算元;及一個可程式查閱表,其係可連接成接收自該指令之一個運算碼部分決定而來的動態組態資訊,且能夠產生界定該可組態運算子模組之功能或行為的一個態樣之運算組態設定,以回應於該指令中之動態組態資訊。
简体摘要：一种可组态运行单元系包含复数个运算符,其系能够在处理多比特算子値之等级下被一个指令动态组构。该可组态运行单元系包含:一或多个动态可组态运算符模块,该一或多个模块系可连接成接收一个指令中指示之输入算子;及一个可进程查阅表,其系可连接成接收自该指令之一个运算码部分决定而来的动态组态信息,且能够产生界定该可组态运算符模块之功能或行为的一个态样之运算组态设置,以回应于该指令中之动态组态信息。

94. 发明专利

TW200707172A 在計算系統中用於功率管理之方法及裝置 METHODS AND APPARATUS FOR POWER MANAGEMENT IN A COMPUTING SYSTEM 审中-公开
简体标题：在计算系统中用于功率管理之方法及设备 METHODS AND APPARATUS FOR POWER MANAGEMENT IN A COMPUTING SYSTEM
公开(公告)号：TW200707172A
公开(公告)日：2007-02-16
申请号：TW095116574
申请日：2006-05-10
申请人：新力電腦娛樂股份有限公司 SONY COMPUTER ENTERTAINMENT INC.
发明人：鈴置雅一 SUZUOKI, MASAKAZU
IPC分类号： G06F
CPC分类号： G06F1/3203 , G06F1/206 , G06F1/3237 , G06F1/3287 , G06F9/3004 , G06F9/30083 , G06F9/3836 , G06F9/3838 , G06F9/384 , Y02D10/128 , Y02D10/16 , Y02D10/171
摘要：計算系統內之一或多個處理器及該(等)處理器之相關聯區域記憶體可運作地連接至一主記憶體,其使資料能夠在該主記憶體與該等區域記憶體之間傳輸,其中該計算系統可執行動作,其可包括:產生一用於一計算系統內的一或多個處理器之暫停條件;暫停該或該等處理器;將來自該或該等處理器之一區域記憶體的資料儲存至該主記憶體;休眠該或該等處理器;恢復該或該等處理器之功率;將來源於該或該等處理器的該所儲存之資料傳輸返回至該計算系統中的一個發端處理器或所指定之目標處理器。
简体摘要：计算系统内之一或多个处理器及该(等)处理器之相关联区域内存可运作地连接至一主内存,其使数据能够在该主内存与该等区域内存之间传输,其中该计算系统可运行动作,其可包括:产生一用于一计算系统内的一或多个处理器之暂停条件;暂停该或该等处理器;将来自该或该等处理器之一区域内存的数据存储至该主内存;休眠该或该等处理器;恢复该或该等处理器之功率;将来源于该或该等处理器的该所存储之数据传输返回至该计算系统中的一个发端处理器或所指定之目标处理器。

95. 发明专利

TWI270004B 具有亂數產生器及用於儲存亂數資料之指令的微處理器 MICROPROCESSOR WITH RANDOM NUMBER GENERATOR AND INSTRUCTION FOR STORING RANDOM DATA 有权
简体标题：具有乱数产生器及用于存储乱数数据之指令的微处理器 MICROPROCESSOR WITH RANDOM NUMBER GENERATOR AND INSTRUCTION FOR STORING RANDOM DATA
公开(公告)号：TWI270004B
公开(公告)日：2007-01-01
申请号：TW092109008
申请日：2003-04-18
申请人：智慧第一公司 IP FIRST, LLC
发明人：葛蘭.亨利 G. GLENN HENRY , 泰瑞.派克斯 TERRY PARKS
IPC分类号： G06F
CPC分类号： G06F7/58 , G06F9/30003 , G06F9/3004 , G06F9/30087 , G06F11/27
摘要：一種微處理器，包括亂數產生器(RNG)，以及用以儲存產生器所產生之隨機資料位元組的指令。RNG包括多個用以緩衝隨機位元組的緩衝器，以及相關於每個緩衝器的計數器，用以保持每個緩衝器中之位元組數目的計數值。指令則指定位元組所要儲存的目的地。在一具體實施例中，當指令執行時，寫入記憶體的位元組數目是可變的，並且是可用位元組的數目；在另一實施例中，指令指定了此數目。若數目可變，則指令會連續地儲存一計數值，以指定真正儲存之有效位元組的數目。在一具體實施例中，目的地為系統記憶體中的位置。計數值可能隨著位元組被存至記憶體；或者計數值可能被存至使用者可見暫存器。指令可使用x86 REP前置碼。
简体摘要：一种微处理器，包括乱数产生器(RNG)，以及用以存储产生器所产生之随机数据字节的指令。RNG包括多个用以缓冲随机字节的缓冲器，以及相关于每个缓冲器的计数器，用以保持每个缓冲器中之字节数目的计数值。指令则指定字节所要存储的目的地。在一具体实施例中，当指令运行时，写入内存的字节数目是可变的，并且是可用字节的数目；在另一实施例中，指令指定了此数目。若数目可变，则指令会连续地存储一计数值，以指定真正存储之有效字节的数目。在一具体实施例中，目的地为系统内存中的位置。计数值可能随着字节被存至内存；或者计数值可能被存至用户可见寄存器。指令可使用x86 REP前置码。

96. 发明专利

TWI269180B 非對稱單晶片異質多處理器電腦系統及其中使用的提供原子式更新原生指令方法 ASYMMETRIC SINGLE-CHIP HETEROGENEOUS MULTIPROCESSOR COMPUTER SYSTEM AND METHOD OF PROVIDING ATOMIC UPDATE PRIMITIVES FOR USE THEREIN 失效
简体标题：非对称单芯片异质多处理器电脑系统及其中使用的提供原子式更新原生指令方法 ASYMMETRIC SINGLE-CHIP HETEROGENEOUS MULTIPROCESSOR COMPUTER SYSTEM AND METHOD OF PROVIDING ATOMIC UPDATE PRIMITIVES FOR USE THEREIN
公开(公告)号：TWI269180B
公开(公告)日：2006-12-21
申请号：TW093112936
申请日：2004-05-07
申请人：萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：麥克諾曼戴 DAY, MICHAEL NORMAN , 查爾斯瑞約翰斯 JOHNS, CHARLES RAY , 詹姆士安倫卡里 KAHLE, JAMES ALLAN , 劉培權彼得 LIU, PEICHUM PETER , 鐘聰坤 TRUONG, THUONG QUANG
IPC分类号： G06F
CPC分类号： G06F13/28 , G06F9/3004 , G06F9/30087 , G06F12/0831 , G06F2213/0038
摘要：本發明揭示一種在一具有與DMA傳輸共享之記憶體之非對稱單晶片異質多處理器電腦系統中之原子式更新原生指令。從包含一具有保留的get鎖定線命令、一put鎖定線有條件命令以及一put鎖定線無條件命令之一組中產生至少一鎖定線命令。
简体摘要：本发明揭示一种在一具有与DMA传输共享之内存之非对称单芯片异质多处理器电脑系统中之原子式更新原生指令。从包含一具有保留的get锁定线命令、一put锁定线有条件命令以及一put锁定线无条件命令之一组中产生至少一锁定线命令。

97. 发明专利

TW476887B 包含算術邏輯單元的資料處理器失效
简体标题：包含算术逻辑单元的数据处理器
公开(公告)号：TW476887B
公开(公告)日：2002-02-21
申请号：TW089111731
申请日：2000-06-15
申请人：美國菲利浦公司
发明人：馬克都雷多
IPC分类号： G06F
CPC分类号： G06F9/3853 , G06F9/3004 , G06F9/30145
摘要：一種資料處理器包含在一第一及第二輸入資料[OP1、 OP2]上實施一算術或邏輯運算之一算術邏輯單元[ALU]。其進一步包含一堆疊[STCK]，用以儲存資料及將在堆疊具有某一位置[P(1)]的資料施加給該算術邏輯單元[ALU]當作第一輸入資料[OP1]。該資料處理器可執行一指令[INSTR]，該指令包含一位址[ADDR]，用以指示在複數記憶體位置[REG]之中的一記憶體位置[REG(i)]。該位址[ADDR]可使在其指出之記憶體位置[REG(i)]中包含的一資料施加至該算術邏輯單元[ALU]當作第二輸入資料[OP2]。
简体摘要：一种数据处理器包含在一第一及第二输入数据[OP1、 OP2]上实施一算术或逻辑运算之一算术逻辑单元[ALU]。其进一步包含一堆栈[STCK]，用以存储数据及将在堆栈具有某一位置[P(1)]的数据施加给该算术逻辑单元[ALU]当作第一输入数据[OP1]。该数据处理器可运行一指令[INSTR]，该指令包含一位址[ADDR]，用以指示在复数内存位置[REG]之中的一内存位置[REG(i)]。该位址[ADDR]可使在其指出之内存位置[REG(i)]中包含的一数据施加至该算术逻辑单元[ALU]当作第二输入数据[OP2]。

98. 发明专利

TW475148B 處理器架構之分支指令失效
简体标题：处理器架构之分支指令
公开(公告)号：TW475148B
公开(公告)日：2002-02-01
申请号：TW089117904
申请日：2000-10-18
申请人：英特爾公司
发明人：吉爾柏特沃而李奇 , 馬休 J 艾迪列特 , 威廉惠勒 , 黛博拉伯恩斯坦 , 唐諾胡珀
IPC分类号： G06F
CPC分类号： G06F9/30018 , G06F9/3004 , G06F9/30058 , G06F9/30087 , G06F9/30145 , G06F9/30167 , G06F9/321 , G06F9/3834 , G06F9/3842 , G06F9/3851
摘要：本發明揭示一種方法，處理器，及資料處理系統，用以致能最多指令發出，而不需考慮是否出現要求多重更名暫存器之複雜指令。該方法包括從一第一重定序緩衝器中配置一第一更名暫存器，用以儲存一第一暫存器中受該複雜指令影響之內容。然後，從一第二重定序緩衝器中配置一第二更名暫存器，用以儲存一第二暫存器中受該複雜指令影響之內容。於一具體實施例中，該第一重定序緩衝器支援每週期中最大配置數目，其使用第二重定序緩衝器配置第二暫存器，以防止複雜指令於第一重定序緩衝器中要求多重配置槽。該方法可進一步包括發出一第二指令，其與該第二重定序緩衝器中所配置的一暫存器相依。於一具體實施例中，將重定序緩衝器資訊與該第二指令相結合，其中該重定序緩衝器資訊用以指示該第二指令與第二重定序緩衝器中所配置的一暫存器相依，因而於後續發出第二指令時，得以使用該重定序緩衝器資訊限制發出單元僅檢查該第二重定序緩衝器，以維持相依性。
简体摘要：本发明揭示一种方法，处理器，及数据处理系统，用以致能最多指令发出，而不需考虑是否出现要求多重更名寄存器之复杂指令。该方法包括从一第一重定序缓冲器中配置一第一更名寄存器，用以存储一第一寄存器中受该复杂指令影响之内容。然后，从一第二重定序缓冲器中配置一第二更名寄存器，用以存储一第二寄存器中受该复杂指令影响之内容。于一具体实施例中，该第一重定序缓冲器支持每周期中最大配置数目，其使用第二重定序缓冲器配置第二寄存器，以防止复杂指令于第一重定序缓冲器中要求多重配置槽。该方法可进一步包括发出一第二指令，其与该第二重定序缓冲器中所配置的一寄存器相依。于一具体实施例中，将重定序缓冲器信息与该第二指令相结合，其中该重定序缓冲器信息用以指示该第二指令与第二重定序缓冲器中所配置的一寄存器相依，因而于后续发出第二指令时，得以使用该重定序缓冲器信息限制发出单元仅检查该第二重定序缓冲器，以维持相依性。

99. 发明专利

TW201810027A 孔徑存取處理器、方法、系統及指令审中-公开
简体标题：孔径存取处理器、方法、系统及指令
公开(公告)号：TW201810027A
公开(公告)日：2018-03-16
申请号：TW106117239
申请日：2017-05-24
申请人：美商英特爾股份有限公司 , INTEL CORPORATION
发明人：亨特里巴瑞 , HUNTLEY, BARRY E. , 蔡智賢 , TSAI, JR-SHIAN , 尼格吉伯 , NEIGER, GILBERT , 桑卡安羅傑 , SANKARAN, RAJESH M. , 爾金梅蘇 , ERGIN, MESUT A. , 莎西塔拉維 , SAHITA, RAVI L. , 哈特里奇安德魯 , HERDRICH, ANDREW J. , 汪偉 , WANG, WEI
IPC分类号： G06F9/30 , G06F13/16 , G06F12/08
CPC分类号： G06F9/45558 , G06F9/30 , G06F9/3004 , G06F12/10 , G06F2009/45583 , G06F2009/45591 , G11C7/1072
摘要：處理器的態樣包括：解碼單元，用以解碼孔徑存取指令；及耦合於該解碼單元的執行單元。該執行單元回應於該孔徑存取指令而用以：自存取保護結構讀取主機實體記憶體位址，其被關聯於用以在系統記憶體中的孔徑；及存取該孔徑內的在主機實體記憶體位址處的資料，該主機實體記憶體位址並不是透過位址轉譯所獲得。其他處理器也被揭示，就像是方法、系統、及儲存孔徑存取指令的機器可讀取媒體。
简体摘要：处理器的态样包括：译码单元，用以译码孔径存取指令；及耦合于该译码单元的运行单元。该运行单元回应于该孔径存取指令而用以：自存取保护结构读取主机物理内存位址，其被关联于用以在系统内存中的孔径；及存取该孔径内的在主机物理内存位址处的数据，该主机物理内存位址并不是透过位址转译所获得。其他处理器也被揭示，就像是方法、系统、及存储孔径存取指令的机器可读取媒体。

100. 发明专利

TW201804318A 用以識別導致遠程異動式執行中止之儲存器的處理器、方法與系統审中-公开
简体标题：用以识别导致远程异动式运行中止之存储器的处理器、方法与系统
公开(公告)号：TW201804318A
公开(公告)日：2018-02-01
申请号：TW106117240
申请日：2017-05-24
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：克雷恩安德列斯 , KLEEN, ANDREAS , 沙德雷南 , SADE, RAANAN , 雅新阿瑪德 , YASIN, AHMAD , 洛傑沃瑞維 , RAJWAR, RAVI , 查裴爾羅伯特 , CHAPPELL, ROBERT S. , 德曼提夫羅曼 , DEMENTIEV, ROMAN
IPC分类号： G06F9/30 , G06F13/16 , G06F11/30
CPC分类号： G06F9/30043 , G06F3/0619 , G06F3/0653 , G06F3/0656 , G06F3/0673 , G06F9/3004 , G06F9/30145 , G06F9/3834 , G06F11/30 , G06F12/0815 , G06F12/084
摘要：一種分析異動式執行交易之中止的方法。以第一邏輯處理器開始異動式執行交易。當該第一邏輯處理器正執行該異動式執行交易時，以第二邏輯處理器執行儲存至記憶體指令。擷取儲存至記憶體指令之至少一取樣的記憶體位址及與儲存至記憶體指令之至少一取樣相關聯的指令指標值。以該第二邏輯處理器對第一記憶體位址執行第一儲存至記憶體指令，其造成該異動式執行交易中止。擷取該第一記憶體位址。藉由至少使所擷取的第一記憶體位址與儲存至記憶體指令的至少該取樣之所擷取的記憶體位址相關來決定與該第一儲存至記憶體指令相關聯的指令指標值。
简体摘要：一种分析异动式运行交易之中止的方法。以第一逻辑处理器开始异动式运行交易。当该第一逻辑处理器正运行该异动式运行交易时，以第二逻辑处理器运行存储至内存指令。截取存储至内存指令之至少一采样的内存位址及与存储至内存指令之至少一采样相关联的指令指针值。以该第二逻辑处理器对第一内存位址运行第一存储至内存指令，其造成该异动式运行交易中止。截取该第一内存位址。借由至少使所截取的第一内存位址与存储至内存指令的至少该采样之所截取的内存位址相关来决定与该第一存储至内存指令相关联的指令指针值。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式