专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI355740B 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF 有权
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
公开(公告)号：TWI355740B
公开(公告)日：2012-01-01
申请号：TW096147612
申请日：2007-12-13
申请人：三菱電機股份有限公司
发明人：湊忠玄 , 高野和豊
IPC分类号： H01L
CPC分类号： H01L29/7813 , H01L29/0696 , H01L29/407 , H01L29/41741 , H01L29/41766 , H01L29/456 , H01L29/66348 , H01L29/66734 , H01L29/7393 , H01L29/7396 , H01L29/7397 , H01L29/7455
摘要：半導體基板(1)係具有第1主面溝(1b)。絕緣閘極型電場效果部係包含形成第1主面之閘極電極(12a)。電位固定用電極(12b)係埋入溝(1b)內且在第1主面具有較溝(1b)之寬度(w1)更大之寬度(w2)的突出部。射極電極係形成於第1主面上，與閘極電極(12a)電性絕緣，且與電位固定用電極(12b)之突出部之上面全體連接。藉此，提供一種可以抑制鋁釘之發生且提高信賴性的半導體裝置及其製造方法。
简体摘要：半导体基板(1)系具有第1主面沟(1b)。绝缘闸极型电场效果部系包含形成第1主面之闸极电极(12a)。电位固定用电极(12b)系埋入沟(1b)内且在第1主面具有较沟(1b)之宽度(w1)更大之宽度(w2)的突出部。射极电极系形成于第1主面上，与闸极电极(12a)电性绝缘，且与电位固定用电极(12b)之突出部之上面全体连接。借此，提供一种可以抑制铝钉之发生且提高信赖性的半导体设备及其制造方法。

2. 发明专利

TW200901463A 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF 审中-公开
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
公开(公告)号：TW200901463A
公开(公告)日：2009-01-01
申请号：TW096147612
申请日：2007-12-13
申请人：三菱電機股份有限公司 MITSUBISHI ELECTRIC CORPORATION
发明人：湊忠玄 TADAHARU MINATO , 高野和豊 KAZUTOYO TAKANO
IPC分类号： H01L
CPC分类号： H01L29/7813 , H01L29/0696 , H01L29/407 , H01L29/41741 , H01L29/41766 , H01L29/456 , H01L29/66348 , H01L29/66734 , H01L29/7393 , H01L29/7396 , H01L29/7397 , H01L29/7455
摘要：半導體基板(1)係具有第1主面溝(1b)。絕緣閘極型電場效果部係包含形成第1主面之閘極電極(12a)。電位固定用電極(12b)係埋入溝(1b)內且在第1主面具有較溝(1b)之寬度(w1)更大之寬度(w2)的突出部。射極電極係形成於第1主面上,與閘極電極(12a)電性絕緣,且與電位固定用電極(12b)之突出部之上面全體連接。藉此,提供一種可以抑制鋁釘之發生且提高信賴性的半導體裝置及其製造方法。
简体摘要：半导体基板(1)系具有第1主面沟(1b)。绝缘闸极型电场效果部系包含形成第1主面之闸极电极(12a)。电位固定用电极(12b)系埋入沟(1b)内且在第1主面具有较沟(1b)之宽度(w1)更大之宽度(w2)的突出部。射极电极系形成于第1主面上,与闸极电极(12a)电性绝缘,且与电位固定用电极(12b)之突出部之上面全体连接。借此,提供一种可以抑制铝钉之发生且提高信赖性的半导体设备及其制造方法。

3. 发明专利

TW522569B 具有隱蔽閘門的功率金屬氧化物半導體裝置及方法有权
简体标题：具有隐蔽闸门的功率金属氧化物半导体设备及方法
公开(公告)号：TW522569B
公开(公告)日：2003-03-01
申请号：TW091117818
申请日：2001-07-16
申请人：菲爾恰爾半導體公司
IPC分类号： H01L
CPC分类号： H01L29/7802 , H01L29/41766 , H01L29/66348 , H01L29/66363 , H01L29/7397 , H01L29/7455 , H01L29/7813
摘要：本項發明乃指一種功率金屬氧化物半導體裝置，其底材包含一擁有上表面與基區汲極的上層，上層的汲極上沈積著第一導電類型的井層，以及多個隔開的埋式閘極，各包含一溝槽，從上層表面穿過井層延伸至汲極。每個溝槽內襯絕緣材質，下層注入導電性材質至低於上層表面的高度，再注入絕緣材質於溝槽內其餘空間。有多個高度摻雜的第二導電類型源極，沈積在上層鄰接每個溝槽的上部，每個源極從上表面延伸至上層的選定深度，以讓源極與溝槽內導電材質間有部分的重疊。每個高度摻雜源極有一凹槽，從源極向下延伸，最低點在井層。高度摻雜的第一導電類型基區，則沈積在井層上，與一或多個V型凹槽最低點相鄰，也與被凹槽穿透的源極相鄰。底材上沈積著一導電層，使基區與源極相通電。本項發明乃指一種製造功率金屬氧化物半導體裝置的方法，可避免通道寬度的損失，並降低通道的電阻，而不用犧牲元件的耐用性與動態特性。
简体摘要：本项发明乃指一种功率金属氧化物半导体设备，其底材包含一拥有上表面与基区汲极的上层，上层的汲极上沉积着第一导电类型的井层，以及多个隔开的埋式闸极，各包含一沟槽，从上层表面穿过井层延伸至汲极。每个沟槽内衬绝缘材质，下层注入导电性材质至低于上层表面的高度，再注入绝缘材质于沟槽内其余空间。有多个高度掺杂的第二导电类型源极，沉积在上层邻接每个沟槽的上部，每个源极从上表面延伸至上层的选定深度，以让源极与沟槽内导电材质间有部分的重叠。每个高度掺杂源极有一凹槽，从源极向下延伸，最低点在井层。高度掺杂的第一导电类型基区，则沉积在井层上，与一或多个V型凹槽最低点相邻，也与被凹槽穿透的源极相邻。底材上沉积着一导电层，使基区与源极相通电。本项发明乃指一种制造功率金属氧化物半导体设备的方法，可避免信道宽度的损失，并降低信道的电阻，而不用牺牲组件的耐用性与动态特性。

4. 发明专利

TW289156B 半導體裝置及其製法失效
简体标题：半导体设备及其制法
公开(公告)号：TW289156B
公开(公告)日：1996-10-21
申请号：TW084113477
申请日：1995-12-15
申请人：三菱電機股份有限公司
发明人：中村勝光 , 原田真名 , 高橋徹雄 , 湊忠玄
IPC分类号： H01L
CPC分类号： H01L29/66348 , H01L29/0692 , H01L29/0696 , H01L29/66356 , H01L29/66378 , H01L29/7391 , H01L29/7397 , H01L29/7455 , H01L29/749 , H01L29/868 , H01L2924/0002 , H01L2924/00
摘要：本發明之目的是提供一種電力用半導體裝置，可以使閘極控制電路簡化，和具有良好之ON特性。
本發明之解決手段是利用P+接觸區域 1，n型緩衝區域 3，n-區域 5，和n+陰極區域 7，用以構成 pin二極體。溝 9形成從n+陰極區域 7之表面貫穿n+陰極區域 7後到達 n-區域 5。沿著溝 9之內壁面形成有絕緣膜11。閘極電極層13形成經由絕緣膜11與n+陰極區域 7之側壁互相面對。陰極電極17電連接在n+陰極區域 7。陽極電極19形成電連接在 p+接觸區域 1。n+陰極區域 7形成在被平行之溝 9包夾之表面之全面。
简体摘要：本发明之目的是提供一种电力用半导体设备，可以使闸极控制电路简化，和具有良好之ON特性。本发明之解决手段是利用P+接触区域 1，n型缓冲区域 3，n-区域 5，和n+阴极区域 7，用以构成 pin二极管。沟 9形成从n+阴极区域 7之表面贯穿n+阴极区域 7后到达 n-区域 5。沿着沟 9之内壁面形成有绝缘膜11。闸极电极层13形成经由绝缘膜11与n+阴极区域 7之侧壁互相面对。阴极电极17电连接在n+阴极区域 7。阳极电极19形成电连接在 p+接触区域 1。n+阴极区域 7形成在被平行之沟 9包夹之表面之全面。

5. 发明专利

TW201640679A 矽控整流器审中-公开
简体标题：硅控整流器
公开(公告)号：TW201640679A
公开(公告)日：2016-11-16
申请号：TW104114768
申请日：2015-05-08
申请人：創意電子股份有限公司 , GLOBAL UNICHIP CORPORATION , 台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：林群祐 , LIN, CHUNYU , 柯明道 , KER, MINGDOU , 王文泰 , WANG, WENTAI
IPC分类号： H01L29/66
CPC分类号： H01L29/749 , H01L27/0262 , H01L29/744 , H01L29/745 , H01L29/7455 , H01L29/87 , H01L2924/13034
摘要：矽控整流器包含基板、井區、深摻雜區、第一摻雜區、第二摻雜區、第三摻雜區以及第四摻雜區。井區設置於基板上，並設置於元件區域下方。深摻雜區設置於井區內。第一摻雜區具有第一導電型。第二摻雜區與第三摻雜區具有第一導電型，並位於深摻雜區上。第四摻雜區具有第二導電型，位於第二摻雜區與第三摻雜區之間，並位於深摻雜區上。第四摻雜區經由深摻雜區、第二摻雜區與第三摻雜區而與井區電性絕緣。
简体摘要：硅控整流器包含基板、井区、深掺杂区、第一掺杂区、第二掺杂区、第三掺杂区以及第四掺杂区。井区设置于基板上，并设置于组件区域下方。深掺杂区设置于井区内。第一掺杂区具有第一导电型。第二掺杂区与第三掺杂区具有第一导电型，并位于深掺杂区上。第四掺杂区具有第二导电型，位于第二掺杂区与第三掺杂区之间，并位于深掺杂区上。第四掺杂区经由深掺杂区、第二掺杂区与第三掺杂区而与井区电性绝缘。

6. 发明专利

TW201236139A 半導體元件审中-公开
简体标题：半导体组件
公开(公告)号：TW201236139A
公开(公告)日：2012-09-01
申请号：TW101101918
申请日：2012-01-18
申请人：電子科技大學
发明人：陳星弼
IPC分类号： H01L
CPC分类号： H01L29/7455 , H01L29/0839 , H01L29/749
摘要：本發明涉及半導體技術領域，提供一種半導體元件(device)，用兩個可控的電流源控制閘流體(thyristor)耐壓區(voltage-sustaining region)在導通時的電子流(electron current)與電洞流(hole current)，可以使其陽極與陰極之間在高電壓下總電流呈現趨於飽和的特性，從而可避免個別區域的電流集中效應而提高閘流體的可靠性。還提出了兩個電流源在元件內部的實現方法及加快由導通到夾止(turn-off)過程及由夾止到導通過程的方法。
简体摘要：本发明涉及半导体技术领域，提供一种半导体组件(device)，用两个可控的电流源控制晶闸管(thyristor)耐压区(voltage-sustaining region)在导通时的电子流(electron current)与电洞流(hole current)，可以使其阳极与阴极之间在高电压下总电流呈现趋于饱和的特性，从而可避免个别区域的电流集中效应而提高晶闸管的可靠性。还提出了两个电流源在组件内部的实现方法及加快由导通到夹止(turn-off)过程及由夹止到导通过程的方法。

7. 发明专利

TW200933886A 雙觸發型矽控整流器 DUAL TRIGGERED SILICON CONTROLLED RECTIFIER 审中-公开
简体标题：双触发型硅控整流器 DUAL TRIGGERED SILICON CONTROLLED RECTIFIER
公开(公告)号：TW200933886A
公开(公告)日：2009-08-01
申请号：TW097102622
申请日：2008-01-24
申请人：瑞鼎科技股份有限公司 RAYDIUM SEMICONDUCTOR CORPORATION
发明人：洪根剛 HUNG, KEI KANG
IPC分类号： H01L
CPC分类号： H01L29/7436 , H01L29/7455
摘要：本發明提供一種雙觸發型矽控整流器,其包含有:半導體基底、N井、P井、第一N+擴散區域與第一P+擴散區域、第二N+擴散區域與第二P+擴散區域;第三P+擴散區域,設於雙觸發型矽控整流器一側並橫跨N井與P井;第三N+擴散區域,設於其另一側並橫跨N井與P井;第一閘極,設於第二P+擴散區域與第三P+擴散區域間的N井之表面上方,用於作為P型觸發點,以接收第一觸發電流或第一觸發電壓;以及第二閘極,設於第二N+擴散區域與第三N+擴散區域之間的P井之表面上方,用於作為N型觸發點,以接收第二觸發電流或第二觸發電壓。
简体摘要：本发明提供一种双触发型硅控整流器,其包含有:半导体基底、N井、P井、第一N+扩散区域与第一P+扩散区域、第二N+扩散区域与第二P+扩散区域;第三P+扩散区域,设于双触发型硅控整流器一侧并横跨N井与P井;第三N+扩散区域,设于其另一侧并横跨N井与P井;第一闸极,设于第二P+扩散区域与第三P+扩散区域间的N井之表面上方,用于作为P型触发点,以接收第一触发电流或第一触发电压;以及第二闸极,设于第二N+扩散区域与第三N+扩散区域之间的P井之表面上方,用于作为N型触发点,以接收第二触发电流或第二触发电压。

8. 发明专利

TW367624B 經由接點窗孔作基極植入之P通道MOS閘控元件的製造方法失效
简体标题：经由接点窗孔作基极植入之P信道MOS闸控组件的制造方法
公开(公告)号：TW367624B
公开(公告)日：1999-08-21
申请号：TW086117127
申请日：1998-02-03
申请人：國際整流器公司
发明人：丹尼爾M.肯薩
IPC分类号： H01L
CPC分类号： H01L29/7802 , H01L29/102 , H01L29/1095 , H01L29/41766 , H01L29/6634 , H01L29/66378 , H01L29/66712 , H01L29/7396 , H01L29/7455 , H01L29/749
摘要：藉著能使用縮減數目的光罩步驟並且使嚴格的對齊之數目最小化的處理程序，形成一種MOS閘控功率半導體元件。第一晶圓製版光罩步驟定義了本體或者通道區域以及每個晶胞的源極區域。第二晶圓製版步驟被對齊至在每一晶胞或長條的源極區域上方之微小的中央區域，這是處理程序中唯一的嚴格對齊，並且第二晶圓製版步驟被用以定義在保護性氧化物層內的諸開孔，這保護性氧化物層繼而遮罩了基體表面內諸凹處的蝕刻以及接觸區域的形成。各向同性蝕刻從下切割了保護性氧化物以便在環繞諸蝕刻孔的晶片矽表面曝露肩形凸出部。傳導層填充了諸孔並且因此接觸了下方的本體區域以及與環繞矽表面諸源極區域的諸肩形凸出部重疊。該傳導層在一溫度被燒結，該溫度是高得足以在金屬與本體區域之間達成低接觸電阻但是低得足以讓傳導性層忍受。
简体摘要：借着能使用缩减数目的光罩步骤并且使严格的对齐之数目最小化的处理进程，形成一种MOS闸控功率半导体组件。第一晶圆制版光罩步骤定义了本体或者信道区域以及每个晶胞的源极区域。第二晶圆制版步骤被对齐至在每一晶胞或长条的源极区域上方之微小的中央区域，这是处理进程中唯一的严格对齐，并且第二晶圆制版步骤被用以定义在保护性氧化物层内的诸开孔，这保护性氧化物层继而遮罩了基体表面内诸凹处的蚀刻以及接触区域的形成。各向同性蚀刻从下切割了保护性氧化物以便在环绕诸蚀刻孔的芯片硅表面曝露肩形凸出部。传导层填充了诸孔并且因此接触了下方的本体区域以及与环绕硅表面诸源极区域的诸肩形凸出部重叠。该传导层在一温度被烧结，该温度是高得足以在金属与本体区域之间达成低接触电阻但是低得足以让传导性层忍受。

9. 发明专利

TW306056B 半導體裝置及其製造方法失效
简体标题：半导体设备及其制造方法
公开(公告)号：TW306056B
公开(公告)日：1997-05-21
申请号：TW085104412
申请日：1996-04-13
申请人：東芝股份有限公司
发明人：遠藤幸一
IPC分类号： H01L
CPC分类号： H01L29/7824 , H01L27/088 , H01L27/1203 , H01L29/0653 , H01L29/0692 , H01L29/0834 , H01L29/4236 , H01L29/435 , H01L29/7391 , H01L29/7394 , H01L29/7436 , H01L29/7455 , H01L29/778 , H01L29/78 , H01L29/7825
摘要：一種導通電阻小之導體裝置及其製造方法，該裝置以填埋於溝部內部之閘極控制通過形成於設在半導體表面之溝部與溝部之間之通道領域之主電流，由閘極直接控制之主電流之方向平行於半導體表面，而主電流從半導體表面分佈於垂直方向。因此，不受半導體表面之面積之限制，可自由的增大通道寬度Ｗ。
简体摘要：一种导通电阻小之导体设备及其制造方法，该设备以填埋于沟部内部之闸极控制通过形成于设在半导体表面之沟部与沟部之间之信道领域之主电流，由闸极直接控制之主电流之方向平行于半导体表面，而主电流从半导体表面分布于垂直方向。因此，不受半导体表面之面积之限制，可自由的增大信道宽度Ｗ。

10. 发明专利

TWI502728B 半導體元件有权
简体标题：半导体组件
公开(公告)号：TWI502728B
公开(公告)日：2015-10-01
申请号：TW101101918
申请日：2012-01-18
申请人：成都成電知力微電子設計有限公司
发明人：陳星弼
IPC分类号： H01L27/092 , H01L21/8238
CPC分类号： H01L29/7455 , H01L29/0839 , H01L29/749

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式