专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201733213A 半導體裝置及插頭用端子零件之製造方法审中-公开
简体标题：半导体设备及插头用端子零件之制造方法
公开(公告)号：TW201733213A
公开(公告)日：2017-09-16
申请号：TW105107395
申请日：2016-03-10
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：渡辺章雄 , WATANABE, AKIO , 山口量平 , YAMAGUCHI, RYOHEI , 土肥雅之 , DOHI, MASAYUKI , 西山拓 , NISHIYAMA, TAKU
IPC分类号： H01R12/51 , H01R12/55
摘要：本發明之實施形態提供一種能夠抑制利用USB將資訊機器與周邊機器接續時產生接續不良的半導體裝置及插頭用端子零件之製造方法。實施形態之半導體裝置係藉由與插座接續而能夠進行利用USB之資料傳輸之半導體裝置，且包括：電路基板，其具備具有複數個接續墊之配線基板、及搭載於配線基板之半導體零件；以及端子部，其設置於電路基板上。端子部具備：端子構件，其具有能夠與插座接續之第1接續部、設置於端部之尾部、及將第1接續部與尾部連接之連接部；以及絕緣構件，其至少保持連接部之一部分。連接部具有第2接續部，該第2接續部自絕緣構件向電路基板側露出，且電性接續於複數個接續墊之至少一個。
简体摘要：本发明之实施形态提供一种能够抑制利用USB将信息机器与周边机器接续时产生接续不良的半导体设备及插头用端子零件之制造方法。实施形态之半导体设备系借由与插座接续而能够进行利用USB之数据传输之半导体设备，且包括：电路基板，其具备具有复数个接续垫之配线基板、及搭载于配线基板之半导体零件；以及端子部，其设置于电路基板上。端子部具备：端子构件，其具有能够与插座接续之第1接续部、设置于端部之尾部、及将第1接续部与尾部连接之连接部；以及绝缘构件，其至少保持连接部之一部分。连接部具有第2接续部，该第2接续部自绝缘构件向电路基板侧露出，且电性接续于复数个接续垫之至少一个。

2. 发明专利

TWI569515B 半導體裝置及插頭用端子零件之製造方法有权
简体标题：半导体设备及插头用端子零件之制造方法
公开(公告)号：TWI569515B
公开(公告)日：2017-02-01
申请号：TW105107395
申请日：2016-03-10
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：渡辺章雄 , WATANABE, AKIO , 山口量平 , YAMAGUCHI, RYOHEI , 土肥雅之 , DOHI, MASAYUKI , 西山拓 , NISHIYAMA, TAKU
IPC分类号： H01R12/51 , H01R12/55

3. 发明专利

TW201118872A 半導體記憶裝置失效
简体标题：半导体记忆设备
公开(公告)号：TW201118872A
公开(公告)日：2011-06-01
申请号：TW099130416
申请日：2010-09-09
申请人：東芝股份有限公司
发明人：西山拓
IPC分类号： G11C
CPC分类号： G06K19/07732 , H01L24/73 , H01L2224/32225 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2225/06562 , H01L2924/30107 , H01L2924/00012 , H01L2924/00
摘要：本發明之半導體記憶裝置中，電路基板之第1面上具有複數個外部連接端子之行，第2面上搭載有記憶體晶片及控制器晶片。連接墊之行設置於第2面上之記憶體晶片的外部連接端子側之緣之外側，且與控制器晶片連接。電阻元件之行設置於連接墊之行之與記憶體晶片相反側，一端與連接墊連接。栓塞設置於外部連接端子之記憶體晶片側之緣之外側附近，貫穿第1、第2面。第1配線設置於第2面上，一端與電阻元件之另一端連接，另一端穿過電阻元件之行之外側及連接墊之行之外側而與栓塞之第1面側之部分連接。第2配線設置於第2面上，使栓塞與外部連接端子連接。
简体摘要：本发明之半导体记忆设备中，电路基板之第1面上具有复数个外部连接端子之行，第2面上搭载有内存芯片及控制器芯片。连接垫之行设置于第2面上之内存芯片的外部连接端子侧之缘之外侧，且与控制器芯片连接。电阻组件之行设置于连接垫之行之与内存芯片相反侧，一端与连接垫连接。栓塞设置于外部连接端子之内存芯片侧之缘之外侧附近，贯穿第1、第2面。第1配线设置于第2面上，一端与电阻组件之另一端连接，另一端穿过电阻组件之行之外侧及连接垫之行之外侧而与栓塞之第1面侧之部分连接。第2配线设置于第2面上，使栓塞与外部连接端子连接。

6. 发明专利

TW201314847A 半導體儲存裝置审中-公开
简体标题：半导体存储设备
公开(公告)号：TW201314847A
公开(公告)日：2013-04-01
申请号：TW101126084
申请日：2012-07-19
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：鈴木秀敏 , SUZUKI, HIDETOSHI , 堀田雄一 , HOTTA, YUICHI , 下田雄之 , SHIMODA, YUJI , 小川裕司 , OGAWA, YUUJI , 西山拓 , NISHIYAMA, TAKU , 大久保忠宣 , OKUBO, TADANOBU , 小野寺淳一 , ONODERA, JUNICHI , 生田武史 , IKUTA, TAKESHI , 奧村尚久 , OKUMURA, NAOHISA , 渡邊勝好 , WATANABE, KATSUYOSHI , 土井一英 , DOI, KAZUHIDE
IPC分类号： H01L23/28 , H01L23/52 , H01L27/04
CPC分类号： G06K19/07732 , H01L23/3107 , H01L23/49838 , H01L23/49855 , H01L23/544 , H01L24/45 , H01L24/48 , H01L24/49 , H01L25/0655 , H01L25/165 , H01L25/18 , H01L2223/54406 , H01L2223/54433 , H01L2223/54486 , H01L2224/45144 , H01L2224/4809 , H01L2224/49113 , H01L2224/49171 , H01L2224/73265 , H01L2924/00014 , H01L2924/12042 , H01L2924/181 , H01L2924/19107 , H05K1/0259 , H05K1/0269 , H05K1/113 , H05K1/117 , H05K3/284 , H05K3/321 , H05K2201/09563 , H05K2201/0979 , H05K2201/09936 , H05K2201/10287 , H05K2203/1327 , H01L2224/05599 , H01L2924/00 , H01L2924/00012
摘要：根據一實施例，一種半導體儲存裝置具備包含一儲存電路之一記憶體晶片、控制一記憶體晶片之一控制器晶片及具有彼此相對之一第一表面及一第二表面之一基板，該控制器晶片安裝於該基板之該第一表面上。此外，該半導體儲存裝置具備形成於該基板之該第二表面上之一外部連接端子，且囊封該記憶體晶片、該控制器晶片及該基板之樹脂包括彼此相對之一第三表面及一第四表面，且具有僅直接印刷在毗鄰該基板之該第二表面之該第四表面上之一預定標記。
简体摘要：根据一实施例，一种半导体存储设备具备包含一存储电路之一内存芯片、控制一内存芯片之一控制器芯片及具有彼此相对之一第一表面及一第二表面之一基板，该控制器芯片安装于该基板之该第一表面上。此外，该半导体存储设备具备形成于该基板之该第二表面上之一外部连接端子，且囊封该内存芯片、该控制器芯片及该基板之树脂包括彼此相对之一第三表面及一第四表面，且具有仅直接印刷在毗邻该基板之该第二表面之该第四表面上之一预定标记。

7. 发明专利

TWI529918B 半導體記憶卡有权
简体标题：半导体记忆卡
公开(公告)号：TWI529918B
公开(公告)日：2016-04-11
申请号：TW101130716
申请日：2012-08-23
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：稻垣洋 , INAGAKI, HIROSHI , 川村英樹 , KAWAMURA, HIDEKI , 岡田隆 , OKADA, TAKASHI , 西山拓 , NISHIYAMA, TAKU
IPC分类号： H01L27/115
CPC分类号： H01L2224/48091 , H01L2224/48227 , H01L2924/00014

9. 发明专利

TW201207889A 半導體記憶裝置及其製造方法审中-公开
简体标题：半导体记忆设备及其制造方法
公开(公告)号：TW201207889A
公开(公告)日：2012-02-16
申请号：TW100122938
申请日：2011-06-29
申请人：東芝股份有限公司
发明人：石井齊 , 奧村尚久 , 西山拓
IPC分类号： H01L
CPC分类号： H01L23/49575 , H01L23/3107 , H01L23/49855 , H01L23/49861 , H01L23/50 , H01L24/45 , H01L24/48 , H01L24/49 , H01L25/0652 , H01L25/0657 , H01L25/18 , H01L2224/45144 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/49171 , H01L2224/49175 , H01L2225/06506 , H01L2225/0651 , H01L2225/06562 , H01L2924/01079 , H01L2924/12044 , H01L2924/15747 , H01L2924/181 , H01L2924/1815 , H01L2924/19105 , H01L2924/00 , H01L2924/00014 , H01L2924/00012
摘要：本發明提供一種半導體記憶裝置及其製造方法,根據實施形態,半導體記憶裝置10包含有機基板11、半導體記憶晶片15、引線架13、及樹脂模具部18。引線架13包含接著部22。有機基板係單片化為於俯視時有機基板與載置部未重疊部份比重疊部份更大之形狀。引線架係於接著部中,進一步包含延伸至與樹脂模具部之插入方向側之面不同之面之第1延伸部13b。
简体摘要：本发明提供一种半导体记忆设备及其制造方法,根据实施形态,半导体记忆设备10包含有机基板11、半导体记忆芯片15、引线架13、及树脂模具部18。引线架13包含接着部22。有机基板系单片化为于俯视时有机基板与载置部未重叠部份比重叠部份更大之形状。引线架系于接着部中,进一步包含延伸至与树脂模具部之插入方向侧之面不同之面之第1延伸部13b。

10. 发明专利

TW201705046A 半導體記憶卡及其製造方法审中-公开
简体标题：半导体记忆卡及其制造方法
公开(公告)号：TW201705046A
公开(公告)日：2017-02-01
申请号：TW105107392
申请日：2016-03-10
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：西山拓 , NISHIYAMA, TAKU , 佐藤圭介 , SATO, KEISUKE , 井戶道雄 , IDO, MICHIO
IPC分类号： G06K19/077 , G06K19/07 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L2224/48147
摘要：本發明之實施形態係提供一種降低製造成本或製造步驟數之半導體記憶卡及其製造方法。於實施形態之製造方法中，準備第1半導體記憶裝置、及外形小於該第1半導體記憶裝置之第2半導體記憶裝置。準備包含用以使半導體記憶裝置之外部端子露出之開口部14之第1盒11A及第2盒12A。第1及第2盒11A、12A具有：收容部16、18，其等具有與第1半導體記憶裝置對應之形狀；及支持部19，其係設置於收容部16、18內，且將第2半導體記憶裝置進行定位。於卡盒10A內收納第1或第2半導體記憶裝置而製作半導體記憶卡。
简体摘要：本发明之实施形态系提供一种降低制造成本或制造步骤数之半导体记忆卡及其制造方法。于实施形态之制造方法中，准备第1半导体记忆设备、及外形小于该第1半导体记忆设备之第2半导体记忆设备。准备包含用以使半导体记忆设备之外部端子露出之开口部14之第1盒11A及第2盒12A。第1及第2盒11A、12A具有：收容部16、18，其等具有与第1半导体记忆设备对应之形状；及支持部19，其系设置于收容部16、18内，且将第2半导体记忆设备进行定位。于卡盒10A内收纳第1或第2半导体记忆设备而制作半导体记忆卡。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式