专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020160138082A 반도체장치, 적층형 반도체장치, 봉지후 적층형 반도체장치, 및 이들의 제조방법 审中-实审
标题翻译：半导体器件层状半导体器件密封型半导体器件及其制造方法
公开(公告)号：KR1020160138082A
公开(公告)日：2016-12-02
申请号：KR1020167027165
申请日：2015-03-16
申请人： 신에쓰 가가꾸 고교 가부시끼가이샤
发明人： 타케무라,카츠야 , 소가,쿄코 , 아사이,사토시 , 콘도,카즈노리 , 수고,미치히로 , 카토,히데토
IPC分类号： H01L23/00 , H01L25/03 , H01L25/10 , H01L21/56
CPC分类号： H01L23/562 , C08G59/3281 , C09D163/00 , C09D183/04 , C09D183/10 , C23C14/042 , C23C14/34 , C25D5/022 , C25D5/505 , C25D7/00 , C25D7/123 , G03F7/0035 , G03F7/0757 , H01L21/4853 , H01L21/486 , H01L21/565 , H01L21/568 , H01L23/3114 , H01L23/49816 , H01L23/49827 , H01L23/5384 , H01L23/5386 , H01L23/5389 , H01L24/13 , H01L24/16 , H01L24/24 , H01L24/32 , H01L24/73 , H01L24/82 , H01L24/83 , H01L24/92 , H01L24/97 , H01L25/03 , H01L25/0657 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/13025 , H01L2224/13111 , H01L2224/16145 , H01L2224/16225 , H01L2224/19 , H01L2224/24226 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/73267 , H01L2224/82005 , H01L2224/8203 , H01L2224/92125 , H01L2224/92244 , H01L2224/97 , H01L2225/06513 , H01L2225/06548 , H01L2225/06555 , H01L2225/06582 , H01L2225/1035 , H01L2225/1058 , H01L2924/3511 , H05K1/185 , H05K2201/10515 , H01L2224/83 , H01L2224/82 , H01L2924/01047 , H01L2924/00 , H01L2224/83005
摘要： 본발명은, 반도체소자와, 반도체소자에전기적으로접속되는반도체소자상 금속패드및 금속배선을가지며, 금속배선이관통전극및 솔더범프에전기적으로접속되는반도체장치로서, 반도체소자가재치된제1 절연층과, 반도체소자상에형성된제2 절연층과, 제2 절연층상에형성된제3 절연층을가지며, 금속배선은, 제2 절연층의상면에서반도체소자상 금속패드를개재하여반도체소자에전기적으로접속되고, 제2 절연층의상면으로부터제2 절연층을관통하여제2 절연층의하면에서관통전극에전기적으로접속된반도체장치이다. 이에따라, 배선기판에의재치나반도체장치의적층이용이하고, 금속배선의밀도가큰 경우에도반도체장치의휨이억제된반도체장치가제공된다.
摘要翻译：本发明是一种半导体装置，包括半导体器件金属焊盘和与半导体器件电连接的金属互连件，每个电连接到金属互连的通孔电极和焊料凸块，第一绝缘体形成在半导体器件上的第二绝缘层，形成在第二绝缘层上的第三绝缘层，其中金属互连通过半导体器件金属焊盘电连接到半导体器件在第二绝缘层的上表面处，并且金属互连件从其上表面穿透第二绝缘层，并且在第二绝缘层的下表面处电连接到通孔。该半导体装置可以容易地放置在电路板上并堆叠，并且即使使用致密的金属互连也可以减少其翘曲。

2. 发明授权

KR100886292B1 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치 失效
标题翻译：包括电路组件的半导体模块和半导体器件，其制造方法和显示器件
公开(公告)号：KR100886292B1
公开(公告)日：2009-03-04
申请号：KR1020067004737
申请日：2004-09-08
申请人： 산요덴키가부시키가이샤
发明人： 우스이,료스께 , 이노우에,야스노리
IPC分类号： H01L23/522 , H01L21/56 , H01L25/03
CPC分类号： H01L24/85 , H01L21/568 , H01L23/3128 , H01L23/5389 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/96 , H01L24/97 , H01L25/16 , H01L25/50 , H01L2224/04105 , H01L2224/05554 , H01L2224/12105 , H01L2224/24137 , H01L2224/24146 , H01L2224/24195 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/49171 , H01L2224/73267 , H01L2224/82001 , H01L2224/85001 , H01L2224/85203 , H01L2224/92244 , H01L2224/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01023 , H01L2924/01024 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01076 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/04953 , H01L2924/10329 , H01L2924/12041 , H01L2924/12044 , H01L2924/14 , H01L2924/15192 , H01L2924/15311 , H01L2924/15788 , H01L2924/181 , H01L2924/18162 , H01L2924/19041 , H01L2924/19043 , H01L2924/19105 , H01L2924/30105 , H01L2924/3511 , H01L2224/85 , H01L2224/78 , H01L2924/00 , H01L2924/00012
摘要： 도 4의 (a)∼도 4의 (e)에 도시하는 바와 같이, 기재(140)에 복수의 반도체 소자(142) 및 수동 소자(144)를 고정하고, 도전성막(120) 및 절연 수지막(122)에 의해 구성된 도전성막이 부착된 절연 수지막(123)을 기재(140)에 눌러, 절연 수지막(122) 내에 반도체 소자(142) 및 수동 소자(144)를 압입하고, 진공 하 또는 감압 하에서 가열하고 압착한다. 그 후, 기재(140)를 절연 수지막(122)으로부터 박리하여, 비아(121)의 형성, 도전성막(120)의 패터닝을 행한다. 이에 따라, 반도체 소자(142) 및 수동 소자(144)를 각각 한 쪽 면에서 절연 수지막(122)에 의해 밀봉하고, 다른 한 쪽 면에서 노출시킨 구조체(125)를 얻는다.

3. 实用新型

KR2019960025531U 혼성 반도체 장치 无效
标题翻译：混合半导体器件
公开(公告)号：KR2019960025531U
公开(公告)日：1996-07-22
申请号：KR2019940039540
申请日：1994-12-31
申请人： 에스케이하이닉스 주식회사
发明人： 홍성학
IPC分类号： H01L25/03
摘要： 본고안은패키지의일반적인타입과리드온칩 타입을혼성하여각각의장점을살린혼성반도체장치에관한것으로, 일반적인타입의패키지는본딩패드가칩의가장자리에위치하게됨으로써상대적으로칩의사이즈가커지는단점이있고, 리드온칩 패키지는본딩패드가칩의중앙에위치하여칩의사이즈가작아지나테이프를사용하므로제조원가가상승하는단점이있어, 본고안은본딩패드의위치를한쪽으로치우치게제작하여패키지사이즈를줄이며, 한방향은일반적인와이어본딩을하고, 다른한 방향의내부리드에만테이프를접착하므로테이프의사용량을줄이도록한 것이다.

4. 实用新型

KR2019930003599U 하이브리드I.C용기판구조 无效
标题翻译：混合I.C集装箱板结构
公开(公告)号：KR2019930003599U
公开(公告)日：1993-02-26
申请号：KR2019910012040
申请日：1991-07-30
申请人： 에스케이하이닉스 주식회사
发明人： 한종구
IPC分类号： H01L25/03

5. 实用新型

KR2019910013041U 적층형 비정질실리콘 태양전지 失效
公开(公告)号：KR2019910013041U
公开(公告)日：1991-07-30
申请号：KR2019890019633
申请日：1989-12-23
申请人： 삼성에스디아이 주식회사
发明人： 이병훈
IPC分类号： H01L25/10 , H01L25/03

6. 发明公开

KR1019910007124A 솔라 밧데리 无效
标题翻译：太阳能电池
公开(公告)号：KR1019910007124A
公开(公告)日：1991-04-30
申请号：KR1019890014054
申请日：1989-09-28
申请人： 신석균
发明人： 신석균
IPC分类号： H01L25/03 , H02J7/00
摘要： 내용 없음

7. 发明授权

KR102349069B1 집적된 수동 디바이스들을 위한 3D 트렌치 커패시터 有权
公开(公告)号：KR102349069B1
公开(公告)日：2022-01-10
申请号：KR1020200056988
申请日：2020-05-13
IPC分类号： H01L49/02 , H01L21/768 , H01L23/48 , H01L23/00 , H01L25/03
摘要： 본개시의다양한실시예들은 3차원(3D) 트렌치커패시터뿐만아니라이를형성하는방법에관한것이다. 일부실시예들에서, 제1 기판은제2 기판위에놓여, 제1 기판의전면이제2 기판의전면과마주본다. 제1 트렌치커패시터및 제2 트렌치커패시터는각각제1 및제2 기판의전면들내로연장된다. 복수의와이어들및 복수의비아들이제1 및제2 트렌치커패시터사이에적층되고이들에전기적으로결합된다. 제1 기판관통비아(TSV)는제1 기판의후면으로부터제1 기판을관통하여연장되고, 와이어들및 비아들은제1 TSV를제1 및제2 트렌치커패시터에전기적으로결합시킨다. 제1 및제2 트렌치커패시터와이들사이의전기적결합은집합적으로 3D 트렌치커패시터를정의한다.

8. 发明授权

KR101524490B1 수동소자를 갖는 반도체 장치 有权
标题翻译：具有组件的半导体器件
公开(公告)号：KR101524490B1
公开(公告)日：2015-06-01
申请号：KR1020140013009
申请日：2014-02-05
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이재웅 , 김병진 , 김창훈
IPC分类号： H01L25/03
CPC分类号： H01L25/03 , H01L23/12
摘要： 본발명은수동소자를갖는반도체장치에관한것으로서, 더욱상세하게는기판에대한수동소자의부착높이인스탠드오프하이트를최대한줄일수 있도록한 수동소자를갖는반도체장치에관한것이다. 즉, 본발명은기판의저면에수동소자를부착하는경우, 수동소자가부착되는기판저면의수동소자패드구조를개선하여, 솔더볼에비하여스탠드오프하이트를축소시킬수 있도록함으로써, 솔더볼을수동소자의간섭없이전자기기의마더보드에용이하게부착시킬수 있고, 또한기판의상면에수동소자를부착하는경우, 수동소자가부착되는기판상면의수동소자패드구조를개선하여수동소자의부착높이를최소화시킴으로써, 반도체칩과수동소자를몰딩하는몰딩컴파운드수지의몰드캡두께를줄일수 있도록한 수동소자를갖는반도체장치를제공하는데그 목적이있다.
摘要翻译：本发明涉及一种包括无源元件的半导体器件，更具体地说，涉及包括能够最大限度地降低作为衬底上的无源器件的附着高度的支座高度的无源元件的半导体器件。本发明的目的是提供一种包括无源元件的半导体器件，该无源元件能够容易地将焊球附着在电子器件的母板上，而不会受到被动元件的干扰，通过减少与焊球相比的支座高度如果将被动元件安装在基板的下侧，则通过改善在其上附接有无源元件的基板的下侧上的无源元件焊盘结构，并且还将模制复合树脂的模具盖的厚度减小到通过改善无源元件附着在其上的无源元件的上侧上的无源元件衬垫结构，使无源元件的附着高度最小化来模制半导体芯片和无源元件，如果无源元件附接在无源元件的上侧基质。

9. 发明公开

KR1020140045088A 패키지 구조물 및 그 제조 방법 审中-实审
标题翻译：包装结构和制造包装结构的方法
公开(公告)号：KR1020140045088A
公开(公告)日：2014-04-16
申请号：KR1020120111198
申请日：2012-10-08
申请人： 삼성전기주식회사
发明人： 김흥규
IPC分类号： H01L23/48 , H01L23/49 , H01L23/538 , H01L21/50 , H01L23/498 , H01L23/00 , H01L25/03 , H01L25/10
CPC分类号： H01L23/481 , H01L21/50 , H01L23/3114 , H01L23/49816 , H01L23/49822 , H01L23/5389 , H01L24/13 , H01L24/16 , H01L24/19 , H01L24/20 , H01L24/81 , H01L25/03 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/05567 , H01L2224/12105 , H01L2224/13022 , H01L2224/131 , H01L2224/16146 , H01L2224/73259 , H01L2225/1035 , H01L2225/1058 , H01L2924/00014 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/18162 , H01L23/49 , H01L2924/014 , H01L2224/05552 , H01L2924/00
摘要： The present invention relates to a method for manufacturing a package structure. A method for manufacturing a package structure according to an embodiment of the present invention includes: a step of preparing a die having one surface where a metal pillar is formed, a step of bonding the die to make the metal pillar on a metal plate to head outside, a step of forming an insulating layer to cover the metal plate and the die, a step of buffing the insulating layer to expose the metal pillar, and a step of manufacturing a first package structure by forming a circuit structure which is electrically connected to the metal pillar on the insulating layer. [Reference numerals] (S110) Bonding the die on a metal plate; (S120) Forming an insulating layer to cover the metal plate and the die; (S130) Forming a circuit structure on the insulating layer; (S140) Manufacturing a first package structure; (S150) Laminating a second package structure on the first package structure
摘要翻译：本发明涉及包装结构的制造方法。根据本发明实施例的包装结构的制造方法包括：准备具有形成有金属柱的一个表面的模具的步骤，将金属模具固定在金属板上的步骤在外部形成绝缘层以覆盖金属板和模具的步骤，抛光绝缘层以暴露金属柱的步骤，以及通过形成电连接到第一封装结构的电路结构来制造第一封装结构的步骤绝缘层上的金属柱。（参考号）（S110）将金属模接合在金属板上; （S120）形成覆盖金属板和模具的绝缘层; （S130）在绝缘层上形成电路结构; （S140）制造第一包装结构; （S150）在第一封装结构上层压第二封装结构

10. 发明公开

KR1020030071110A 정류 다이오드 패키지 有权
标题翻译：整流二极管封装
公开(公告)号：KR1020030071110A
公开(公告)日：2003-09-03
申请号：KR1020020010652
申请日：2002-02-27
申请人： 주식회사 한국전자홀딩스
发明人： 박중언
IPC分类号： H01L25/03
摘要： PURPOSE: A rectifier diode package is provided to broaden an adhesion area between resin and a base, and improve adhesion by forming a groove in an interface between the resin and the base or forming a plurality of unevenness inside the groove. CONSTITUTION: The base(110) has the first surface(111) of an almost plane. A concave groove(116) of a predetermined depth having a plurality of unevenness is formed on the inner wall under the outer circumference of the first surface. The second surface(112) in parallel with the first surface is included in the base. The third surface(113) is formed in the side of the second surface, having an almost right angle with the second surface. The fourth surface(114) of an almost plane is included in the base, opposite to the first and second surfaces. A semiconductor chip(130) is attached to the first surface of the base by using an adhesive member. A lead(150) is attached to the semiconductor chip by using an adhesive member. The lead, the semiconductor chip and the base are surrounded by resin(160) while the upper portion of the lead, the third surface and the fourth surface are exposed to the outside.
摘要翻译：目的：提供一种整流二极管封装，以扩大树脂与基体之间的粘合面积，并通过在树脂与基体之间的界面形成凹槽，或在凹槽内部形成多个凹凸来提高粘合力。构成：底座（110）具有几乎平面的第一表面（111）。在第一表面的外周的内壁上形成具有多个凹凸的预定深度的凹槽（116）。与第一表面平行的第二表面（112）包括在基座中。第三表面（113）形成在第二表面的与第二表面几乎成直角的一侧。几乎平面的第四表面（114）包括在基座中，与第一和第二表面相对。半导体芯片（130）通过使用粘合构件附接到基座的第一表面。通过使用粘合构件将引线（150）附接到半导体芯片。引线，半导体芯片和基座被树脂（160）包围，而引线，第三表面和第四表面的上部暴露于外部。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式