专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170120070A 반도체 디바이스 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020170120070A
公开(公告)日：2017-10-30
申请号：KR1020170135797
申请日：2017-10-19
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 방동현 , 김병진 , 이영우 , 이재웅 , 조은나라
IPC分类号： H01L23/552 , H01L25/065 , H01L23/48 , H01L23/31 , H01L23/00 , H01L23/488
CPC分类号： H01L2224/16225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/15311 , H01L2924/1815 , H01L2924/3025 , H01L2924/00014
摘要： 본발명에서는그라운드용의도전성범프또는차폐층을형성함으로써, 외부로부터전자파가투입되거나반도체디바이스내부의소자들사이의전자파간섭이방지될수 있는반도체디바이스가개시된다. 일예로, 기판; 상기기판의상면에안착되는제 1 반도체다이및 제 2 반도체다이; 상기기판의상면, 제 1 반도체다이및 제 2 반도체다이를덮도록형성되는인캡슐란트; 상기기판의하면에안착되는제 3 반도체다이; 상기기판의하면에접속된다수의도전성범프;를포함하고, 상기제 3 반도체다이와상기기판의하면사이에는언더필이형성된반도체디바이스가개시된다.
摘要翻译：本文公开了一种半导体器件，其中从外部施加电磁波或者通过形成用于接地的导电凸块或屏蔽层可以防止半导体器件内部元件之间的电磁波干扰。例如; 安置在所述衬底的上表面上的第一半导体管芯和第二半导体管芯; 形成为覆盖衬底的上表面的密封剂，第一半导体管芯和第二半导体管芯; 放置在衬底上的第三半导体管芯; 以及连接到衬底表面的多个导电凸块，其中在第三半导体管芯和衬底之间形成底部填充物。

2. 发明授权

KR101787886B1 반도체 패키지 및 이의 제조 방법 有权
公开(公告)号：KR101787886B1
公开(公告)日：2017-10-19
申请号：KR1020160045053
申请日：2016-04-12
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이재웅 , 김병진 , 이영우 , 방동현 , 조은나라
IPC分类号： H01L23/538 , H01L23/00 , H01L21/56 , H01L23/498 , H01L25/065 , H01L25/00 , H01L23/66
CPC分类号： H01L2224/16225 , H01L2224/48091 , H01L2924/181 , H01L2924/00014 , H01L2924/00012
摘要： 본발명은복수의반도체칩 및소자들이몰디드기판의상하면에탑재된후 몰딩되는등 3층몰딩구조를갖는새로운구조의시스템인 패키지및 이의제조방법에관한것이다. 즉, 본발명은복수층의도전성금속패턴들이몰딩수지로몰딩된저가의몰디드기판을이용하여시스템인 패키지를제조함으로써, 시스템인 패키지의제조비용을절감할수 있고, 몰디드기판의상면및 저면모두에반도체소자들을부착한후 몰딩수지로몰딩하여봉지함으로써, 전체시스템인 패키지의수평방향사이즈를줄일수 있도록한 반도체패키지및 이의제조방법을제공하고자한 것이다.

3. 发明公开

KR1020170055937A 반도체 패키지 및 그 제조 방법 审中-实审
标题翻译：半导体封装
公开(公告)号：KR1020170055937A
公开(公告)日：2017-05-22
申请号：KR1020170024100
申请日：2017-02-23
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이재웅 , 이영우 , 김진성 , 최미경
IPC分类号： H01L23/60 , H01L23/28 , H01L23/488 , H01L23/00
CPC分类号： H01L23/60 , H01L23/28 , H01L23/488 , H01L24/75 , H01L24/81
摘要： 본발명은반도체패키지및 그제조방법에관한것으로, 기판의양면에몰딩부를형성하여휨 현상을개선하고, 몰딩부및 기판을덮도록형성된 EMI 차폐층을통해전자파를차폐하는데있다. 이를위해본 발명은제1면과제1면의반대면인제2면을갖는기판과, 제1면에형성되고기판과전기적으로연결된적어도하나의제1전자소자와, 제1전자소자를덮도록제1면에형성된제1몰딩부와, 제2면을덮도록형성된제2몰딩부와, 제2면에형성되고기판과전기적으로연결되며, 제2몰딩부를관통하는다수의제1도전성범프와, 제1도전성범프와이격되도록기판, 제1몰딩부및 제2몰딩부의각 표면을둘러싸도록일체로형성된 EMI 차폐층및, 다수의제1도전성범프와각각전기적으로연결되도록제2몰딩부의일면에형성된다수의제2도전성범프를개시한다.
摘要翻译：本发明是通过形成为覆盖所述半导体封装的EMI屏蔽层，和以屏蔽电磁波，以形成在基板的两侧模制来改善翘曲，和成型并根据制造的方法中的底物。本发明，以覆盖至少一个第一电子元件，并在基板中形成的另一侧的第一电子装置，具有与所述基板和所述第一表面的电努力用于此目的的该第一表面的分配相关联的重新开始第二表面在第一表面的和在第二侧上形成的第一多个形成在第一表面和形成为覆盖所述第二面和第二模制构件在所述第一模制部分的导电凸块的连接到所述衬底并电，通过第二模制部分，第一导电凸块和间隔开，使得所述衬底，所述第一模制部分和以包围该表面与EMI屏蔽层一体形成的每个的第二模制部分，并且，形成在侧第二模制部分将是第一多个导电性凸点的和各自电连接到揭示多个第二导电凸块。

4. 发明授权

KR101683975B1 반도체 디바이스, 반도체 패키지, 반도체 디바이스 및 반도체 패키지의 제조 방법 有权
标题翻译： SEMICONDUCOTR器件半导体封装及其制造方法
公开(公告)号：KR101683975B1
公开(公告)日：2016-12-07
申请号：KR1020140100586
申请日：2014-08-05
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 유지연 , 이재웅 , 김병진 , 이경연
IPC分类号： H01L23/48 , H01L23/28
CPC分类号： H01L24/05 , H01L24/03 , H01L2224/13 , H01L2224/13016 , H01L2224/73204 , H01L2224/92125 , H01L2924/15311 , H01L2924/00012
摘要： 본발명은반도체디바이스, 반도체패키지, 반도체디바이스및 반도체패키지의제조방법에관한것이다.일례로, 다이패시베이션층과다수의다이패드를구비하는반도체다이; 상기다이패드의상부에각각형성된다수의패드패시베이션층; 및상기다수의패드패시베이션층을각각관통하여상기다이패드와각각전기적으로연결된다수의도전성범프를포함하는반도체디바이스를개시한다. 본발명에따르면, 도전성범프의길이의변화없이, 다수의패드패시베이션층의일부분이여러영역에서생략됨으로써, 반도체다이와기판의간격또는공간이종래보다상대적으로증가될수 있다. 이와같이, 다수의패드패시베이션층사이를통해제공되는추가적인공간에의해반도체다이와기판의간격과그 사이의공간이충분히확보됨에따라언더필 물질이이루는입자들이반도체다이와기판사이에서좀 더자유롭게이동할수 있음으로써, 보다균일한언더필 영역이형성될수 있다.
摘要翻译：本发明涉及半导体器件，半导体封装及其制造方法。根据实施例，公开了一种半导体器件，包括：包括第一钝化层和多个管芯焊盘的半导体管芯; 分别形成在所述管芯焊盘的上部的多个第二钝化层; 以及多个导电凸块，每个导电凸块穿过第二钝化层，并且电连接到管芯焊盘。根据本发明，在不改变导电凸块的长度的情况下，在各个区域中省略了第二钝化层的一部分，半导体管芯和基板的间隔或间隔可能比以前相对增加。这样，通过第二钝化层之间的间隙提供的附加空间，半导体管芯和衬底之间的间隔以及它们之间的空间被充分地确保，因此由底部填充材料组成的颗粒可以在半导体管芯之间更自由地移动和基底，从而形成更均匀的底部填充区域。

5. 发明授权

KR101666757B1 반도체 패키지 有权
标题翻译：半导体封装
公开(公告)号：KR101666757B1
公开(公告)日：2016-10-24
申请号：KR1020150099070
申请日：2015-07-13
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이재웅 , 이영우 , 김병진 , 신민철 , 임호정 , 김지현 , 정구웅 , 김창훈 , 방동현 , 조은나라 , 최욱
IPC分类号： H01L23/043 , H01L23/053
CPC分类号： H01L23/49838 , H01L21/4853 , H01L21/4857 , H01L21/486 , H01L23/13 , H01L23/3128 , H01L23/49822 , H01L23/49827 , H01L23/50 , H01L23/5389 , H01L24/13 , H01L24/16 , H01L25/0655 , H01L25/16 , H01L2224/0401 , H01L2224/131 , H01L2224/13147 , H01L2224/16227 , H01L2224/16235 , H01L2224/16237 , H01L2924/1432 , H01L2924/1434 , H01L2924/15159 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19103 , H01L2924/19106 , H01L2924/014 , H01L2924/00014
摘要： 본발명은반도체패키지에관한것으로, 해결하고자하는기술적과제는수동소자를기판에구비된리세스부내에삽입되도록함으로써, 전체적인반도체패키지의두께를감소시키는데있다. 이를위해본 발명은제1면과제1면의반대면인제2면을갖고, 제1면으로부터제2면방향으로형성된적어도하나의제1리세스부와, 제1리세스부내에형성된다수의제1리세스도전성패턴을포함하는기판및 기판의제1리세스부내에삽입되어, 다수의제1리세스도전성패턴에제1전극및 제2전극이전기적으로접속된제1수동소자를포함하는반도체패키지를개시한다.
摘要翻译：半导体封装以及半导体封装的制造方法。作为非限制性示例，本公开的各个方面提供半导体封装及其制造方法，其包括具有第一表面和与第一表面相对的第二表面的基板，并且包括至少一个形成的第一凹部在从第一表面朝向第二表面的方向上，形成在第一凹部中的多个第一凹陷导电图案和插入到基板的第一凹部中的第一无源元件，并且具有第一电极和第二电极电连接到多个第一凹槽导电图案。

6. 发明授权

KR101646501B1 리드를 갖는 반도체 패키지 有权
标题翻译：具有盖子的半导体包装
公开(公告)号：KR101646501B1
公开(公告)日：2016-08-08
申请号：KR1020150043994
申请日：2015-03-30
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 정구웅 , 김병진 , 신민철 , 이재웅 , 임호정
IPC分类号： H01L23/498 , H01L23/60
CPC分类号： H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/73253 , H01L2924/15311 , H01L2924/16152 , H01L2924/00
摘要： 본발명은리드를갖는반도체패키지에관한것으로서, 더욱상세하게는리드의다리부가부착되는기판의테두리적층구조를개선하여, 기판의전도성패턴루팅공간을확보하는동시에리드의다리부사이즈를줄일수 있도록한 리드를갖는반도체패키지에관한것이다. 즉, 본발명은기판의테두리영역에제2절연층을적층형성하는동시에제2절연층에기존개구에비하여더 큰크기의제2개구를형성하여, 서로다른폭사이즈를갖는리드의다리부가제2개구에충진된도전성접착수단에정확하게매칭되며부착될수 있도록한 리드를갖는반도체패키지를제공하고자한 것이다.
摘要翻译：本发明涉及一种半导体封装，其具有盖子，更具体地说，涉及具有盖子的半导体封装件，其能够改善附接有盖子的脚单元的基板的边缘层叠结构，从而确保导电图案布线衬底的空间，以及减小盖的腿单位尺寸。本发明的目的是提供一种具有盖的半导体封装，其能够在基板的边缘区域中层压第二绝缘层，并形成尺寸比第二绝缘层中的常规开口大的第二开口，具有不同宽度尺寸的盖子的腿部单元可以精确地匹配并附接到填充在第二开口中的导电粘合剂装置。

7. 发明授权

KR101631934B1 반도체 패키지 구조물 및 그 제작 방법 有权
标题翻译：半导体封装结构及其制造方法
公开(公告)号：KR101631934B1
公开(公告)日：2016-06-21
申请号：KR1020130137778
申请日：2013-11-13
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이재웅 , 김병진 , 남궁윤기 , 오세만
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L24/16 , H01L21/561 , H01L21/568 , H01L23/49816 , H01L23/5384 , H01L23/5389 , H01L24/45 , H01L24/97 , H01L2224/131 , H01L2224/16225 , H01L2224/16227 , H01L2224/451 , H01L2224/81005 , H01L2224/97 , H01L2924/00014 , H01L2924/12042 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311 , H01L2924/014 , H01L2224/81 , H01L2224/05599 , H01L2924/00
摘要： 본발명의반도체패키지구조물은, 제 1 도전성범프를통해상부에반도체칩이부착된단위기판을매립하는구조의베이스기판과, 상기베이스기판상에형성되어제 2 도전성범프를통해상기반도체칩과전기적으로연결되는반도체디바이스를포함할수 있다.

8. 发明公开

KR1020160017412A 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법 无效
标题翻译：堆叠型半导体封装结构通过使用CAVITY基板及其方法
公开(公告)号：KR1020160017412A
公开(公告)日：2016-02-16
申请号：KR1020140100807
申请日：2014-08-06
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 오세만 , 김병진 , 남궁윤기 , 이재웅
IPC分类号： H01L23/043 , H01L23/12 , H01L23/28
CPC分类号： H01L25/073 , H01L21/563 , H01L23/28 , H01L23/538 , H01L25/0657
摘要： 본발명에따르면, 캐버티기판을이용한적층형반도체패키지에있어서, 제1 기판과캐버티를가지는제2 기판을접착한기판을이용하여일정수의반도체다이가적층될수 있는캐버티공간을생성한후, 캐버티공간에반도체다이가내장되도록하여다수개의반도체다이가적층되는반도체패키지를형성함으로써캐버티를이용하지않는일반적인기판과비교하여반도체패키지를소형화할수 있다. 또한, TMV 공정을생략할수 있어공정을간략화할 수있으며, 상부반도체다이와기판간단차를줄일수 있어미세피치로의구현이가능하다.
摘要翻译：根据本发明，使用空腔衬底的堆叠型半导体封装通过使用将第一衬底粘合到具有空腔的第二衬底的衬底来产生其中层叠有预定数量的半导体管芯的空腔，并形成半导体封装，其中多个半导体管芯被层叠，通过将半导体管芯嵌入空腔中，从而使半导体封装与不使用空腔的通用衬底相比较小。此外，可以省略TMV工艺以简化工艺，并且可以减小上半导体管芯和衬底之间的步骤以实现微间距。

9. 发明授权

KR101524490B1 수동소자를 갖는 반도체 장치 有权
标题翻译：具有组件的半导体器件
公开(公告)号：KR101524490B1
公开(公告)日：2015-06-01
申请号：KR1020140013009
申请日：2014-02-05
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 이재웅 , 김병진 , 김창훈
IPC分类号： H01L25/03
CPC分类号： H01L25/03 , H01L23/12
摘要： 본발명은수동소자를갖는반도체장치에관한것으로서, 더욱상세하게는기판에대한수동소자의부착높이인스탠드오프하이트를최대한줄일수 있도록한 수동소자를갖는반도체장치에관한것이다. 즉, 본발명은기판의저면에수동소자를부착하는경우, 수동소자가부착되는기판저면의수동소자패드구조를개선하여, 솔더볼에비하여스탠드오프하이트를축소시킬수 있도록함으로써, 솔더볼을수동소자의간섭없이전자기기의마더보드에용이하게부착시킬수 있고, 또한기판의상면에수동소자를부착하는경우, 수동소자가부착되는기판상면의수동소자패드구조를개선하여수동소자의부착높이를최소화시킴으로써, 반도체칩과수동소자를몰딩하는몰딩컴파운드수지의몰드캡두께를줄일수 있도록한 수동소자를갖는반도체장치를제공하는데그 목적이있다.
摘要翻译：本发明涉及一种包括无源元件的半导体器件，更具体地说，涉及包括能够最大限度地降低作为衬底上的无源器件的附着高度的支座高度的无源元件的半导体器件。本发明的目的是提供一种包括无源元件的半导体器件，该无源元件能够容易地将焊球附着在电子器件的母板上，而不会受到被动元件的干扰，通过减少与焊球相比的支座高度如果将被动元件安装在基板的下侧，则通过改善在其上附接有无源元件的基板的下侧上的无源元件焊盘结构，并且还将模制复合树脂的模具盖的厚度减小到通过改善无源元件附着在其上的无源元件的上侧上的无源元件衬垫结构，使无源元件的附着高度最小化来模制半导体芯片和无源元件，如果无源元件附接在无源元件的上侧基质。

10. 发明公开

KR1020150018945A 마이크로 플루이딕 패키지 有权
标题翻译：微流体包装
公开(公告)号：KR1020150018945A
公开(公告)日：2015-02-25
申请号：KR1020130095147
申请日：2013-08-12
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 전형일 , 정지영 , 이영우 , 김병진 , 나도현 , 이재웅 , 황찬하
IPC分类号： G01N35/08 , B32B37/02 , G01N27/00 , G01N33/48
CPC分类号： G01N27/44791 , B01L3/502707 , B01L3/502715 , B01L3/50273 , B01L3/502761 , B01L2200/12 , B01L2300/0645 , B01L2300/0816 , B01L2300/0858 , B01L2400/0406 , B01L2400/0415 , G01N33/48707 , G01N33/48721 , H01L23/4334 , H01L2924/0002 , Y10T29/4913 , H01L2924/00 , B01L2200/10 , B01L2300/0861 , B01L2300/0887
摘要： The present invention relates to a micro-fluidic chip having a novel structure, wherein a micro-fluidic chip is packaged using a micro-lead frame to be able to output electric signals and is packaged in a structure in which an analysis target material injecting space is formed. In the present invention, the micro-fluidic chip is installed on the micro-lead frame to be able to be conducted. The installed micro-fluidic chip is molded with a molding compound resin to be protected. A channel or a chamber for exposing the surface of the micro-fluidic chip to the molding compound resin is indirectly formed, so that an analysis target material is flowed into or sealed in the indirectly formed channel or chamber. Accordingly, the analysis target material of the micro-fluidic chip can be actively analyzed, and the micro-fluidic chip can be strongly protected.
摘要翻译：本发明涉及一种具有新颖结构的微流体芯片，其中使用微引线框架封装微流体芯片以能够输出电信号，并且被封装在其中分析目标材料注入空间形成了。在本发明中，微流体芯片安装在微引线框架上以能够导通。所安装的微流体芯片用待保护的模塑复合树脂模塑。间接地形成用于将微流体芯片的表面暴露于模制复合树脂的通道或室，使得分析对象材料流入或密封在间接形成的通道或室中。因此，可以积极地分析微流体芯片的分析目标材料，并且可以强力保护微流体芯片。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式