专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020130122582A 프로그램 가능 전압 소스용 시스템 및 방법 有权
标题翻译：用于可编程电压源的系统和方法
公开(公告)号：KR1020130122582A
公开(公告)日：2013-11-07
申请号：KR1020130048177
申请日：2013-04-30
申请人： 인피니언 테크놀로지스 아게
发明人： 크롭피치마이클
IPC分类号： H03K4/00 , H03K17/687 , H03K19/00
CPC分类号： H04R19/04 , H02M3/07 , H02M3/073 , H04R2201/003
摘要： According to an execution example, a charge pump operating method includes a step of providing a first programmable voltage to a plurality of clock generators having output combined with a first node of a group corresponding to a charge pump capacitor and a step of selecting a second node of a capacitor from the group. The clock generators generate a plurality of clock signals having amplitudes which are proportional to the first programmable voltage. [Reference numerals] (104) Bias voltage generator;(112) Signal sensing level adaptation
摘要翻译：根据实施例，电荷泵操作方法包括向具有与对应于电荷泵电容器的组的第一节点组合的输出的多个时钟发生器提供第一可编程电压的步骤，以及选择第二节点的电容器。时钟发生器产生具有与第一可编程电压成比例的幅度的多个时钟信号。（附图标记）（104）偏置电压发生器;（112）信号感测电平适配

2. 发明授权

KR100759359B1 신호 처리 회로 有权
标题翻译：信号处理电路
公开(公告)号：KR100759359B1
公开(公告)日：2007-09-19
申请号：KR1020067026967
申请日：2004-12-01
申请人： 니폰 덴신 덴와 가부시끼가이샤
发明人： 미노타니다다시 , 시바타노부타로우 , 시나가와미츠루
IPC分类号： H04B13/00 , H03K4/00
CPC分类号： H04B13/005
摘要： 리액턴스(reactance) 조정기는, 전계 전달 매체(121)에 전계를 발생시키는 전극(123)과, 리액턴스 치를 조정하기 위한 공진부(7: 共振部)와, 상기 공진부(7)에 고레벨 및 저레벨의 신호를 교대로 출력하는 조정 신호 발생부(13)와, 전계 전달 매체(121) 내의 전계에 따른 전기 신호를 검출하는 전계 검출부(15)와, 조정 신호 발생부(13)의 고레벨 신호 출력 시에 상기 전기 신호에 따른 전하를 축적하는 제1 전하 축적 수단 C1과, 저레벨 신호 출력 시에 전기 신호에 따른 전하를 축적하는 제2 전하 축적 수단 C2와, 이들의 전압차에 따른 소정의 신호를 출력하는 전압 비교기(10)과, 제1 또는 제2 전하 축적 수단(C1, C2)의 전하 축적 중에는 일정 전압치의 전압을, 전하 축적이 종료되면 소정의 신호에 따른 전압을 공진부(7)에 대해서 출력하는 제어부(19)를 구비한다.
리액턴스, 트랜시버, 적분기, 신호 처리, 전하, 송신, 수신, 컴퓨터
摘要翻译：电抗调节器包括用于在电场传输介质121中产生电场的电极123，用于调节电抗值的谐振部分7（谐振部分）电场检测器15用于根据电场传输介质121中的电场检测电信号，以及控制信号发生器13，用于输出调节信号发生器13的高电平信号用于根据电信号累积电荷的第一电荷累积装置C1，用于在输出低电平信号时根据电信号累积电荷的第二电荷累积装置C2，电压比较器10以及第一或第二电荷累积装置C1和C2在电荷累积期间输出预定电压值的电压，并在电荷累积完成时输出与预定信号相对应的电压和一个控制单元（19）。

3. 发明授权

KR100302503B1 듀티사이클제어회로 失效
公开(公告)号：KR100302503B1
公开(公告)日：2001-11-30
申请号：KR1019930013548
申请日：1993-07-19
申请人： 삼성세미콘덕터, 인코포레이티드
发明人： 슘,다니엘 , 찬,슈판
IPC分类号： H03K4/00
摘要： 임의의 듀티 사이클을 가지는 입력 신호를 50% 듀티 사이클을 가지는 출력 신호로 변환하기 위한 회로를 제공한다. 대역통과필터는 입력신호로부터 원하지 않는 DC 및 고주파수 성분을 제거한다. 비교기는 필터링된 신호를 기준전압과 비교하며 50% 듀티 사이클을 가지는 출력 신호를 발생하기 위하여 매우 높은 이득증폭을 행한다. 일실시예에 있어서, 두 개의 대역통과필터는 신호를 비교기에 제공하기 이전에 그 신호를 조절하는데 사용된다. 각 대역통과 단계는 저역통과필터링 후 고역통과필터링을 행하도록 구성된다.

4. 发明授权

KR100258092B1 전송 장치에서의 전자파 발생을 억제하는 시스템 클럭 발생방법및 시스템 클럭 발생 회로 失效
标题翻译：系统时钟生成方法和电路
公开(公告)号：KR100258092B1
公开(公告)日：2000-06-01
申请号：KR1019970062786
申请日：1997-11-25
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 고정훈 , 이찬구 , 이유경
IPC分类号： H03K4/00
摘要： PURPOSE: A system clock generation method and circuit is provided to prevent the power accumulation of an electromagnetic wave by not fixing a transition time point of a system clock of a main signal source for generating the electromagnetic wave and by diffusing the transition time point of a clock , without using a metal conductor. CONSTITUTION: In a method for generating a system clock, a low frequency signal is modulated and input to an input of a voltage control signal generator in a device for generating a system clock. A low frequency filter is inserted to a modulation signal terminal to modulate the signals to a low frequency signal sufficiently as to prevent a transmission error by the modulation signal. The modulated signal is used to the transmission device independently as to prevent the accumulation of a clock fluctuation in a multi-step transmission device by the modulated low frequency signal. The modulated signal is removed in a final output terminal. The cumulation of an electromagnetic wave output power is prevent by diffusing a signal transition time point, thereby preventing a generation of the electromagnetic wave.
摘要翻译：目的：提供一种系统时钟生成方法和电路，用于通过不固定用于产生电磁波的主信号源的系统时钟的转变时间点，并通过扩展电磁波的过渡时间点来防止电磁波的功率累积时钟，不使用金属导体。构成：在用于产生系统时钟的方法中，低频信号被调制并输入到用于产生系统时钟的装置中的电压控制信号发生器的输入端。将低频滤波器插入到调制信号端子，以将信号充分调制为低频信号，以防止调制信号的传输误差。调制信号独立地用于传输设备，以防止通过调制的低频信号在多步传输设备中累积时钟波动。在最终输出端子中去除调制信号。电磁波输出功率的累计是通过扩散信号转变时间点来防止电磁波的产生。

5. 发明公开

KR1019990080723A 링 발진기의 주파수 안정화 회로 失效
标题翻译：环形振荡器的稳频电路
公开(公告)号：KR1019990080723A
公开(公告)日：1999-11-15
申请号：KR1019980014166
申请日：1998-04-21
申请人： 현대반도체 주식회사
发明人： 김성수
IPC分类号： H03K4/00
摘要： 본 발명은 다중 펄스 발생 회로에 관한 것으로, 종래의 링 발진기에 있어서는 초기 상태의 예측이 어렵고, 전원을 공급한 후 어떤 시점에서 안정적인 파형이 출력되는지 결정하기 어려울 뿐 아니라 전원전압에 의해 하나의 일정한 클록 주파수만을 출력하게 되기 때문에 여러 주파수를 사용하기 위해서는 서로 다른 주파수의 발진기를 만들어야 되는 문제점이 있었다. 따라서, 본 발명은 주파수 선택 신호를 받아 복수개의 지연 발진부를 제어할 수 있는 제어신호를 발생하는 제어부와; 상기 제어부에서 출력되는 제어신호에 따라 발진되어 복수의 주파수를 출력하는 복수의 지연 발진부와; 상기 지연 발진부에서 출력된 주파수들을 입력받고, 주파수 선택 신호에 의해 최종적으로 필요한 주파수로 조합하여 출력하는 주파수 출력부로 구성하여 다양한 펄스 듀티비와 넓은 대역폭을 갖는 주파수를 만들어 낼 수 있는 효과가 있다.

6. 实用新型

KR2019990030386U 클럭 신호 발생 장치 无效
标题翻译：时钟信号发生器
公开(公告)号：KR2019990030386U
公开(公告)日：1999-07-26
申请号：KR2019970043078
申请日：1997-12-30
申请人： 에스케이하이닉스 주식회사
发明人： 백성호 , 유인선
IPC分类号： H03K4/00
摘要： 본 고안은 간단한 회로 구성으로 하이 레벨 시간과 로우 레벨 시간이 동일한 클럭 신호를 생성하는 클럭 신호 발생 장치를 제공하기 위한 것으로서, 이를 위해 본 고안은 주기파 클럭 신호를 생성하는 주기파 발생 수단; 제어 신호에 응답하여 상기 주기파 발생 수단으로부터 출력되어 입력되는 상기 주기파 클럭 신호의 DC 레벨을 조절하는 DC 레벨 조정 수단; 상기 DC 레벨 조정 수단으로부터 출력되는 신호를 입력받아 구형파 클럭 신호를 생성하는 구형파 발생 수단; 상기 구형파 클럭 신호의 평균 전압 및 기준 전압을 인가받아 차동 증폭하여 상기 제어 신호를 출력하는 차동 증폭 수단; 및 상기 기준 전압을 생성하는 기준 전압 발생 수단을 포함한다.

7. 实用新型

KR200150912Y1 전력 모스 전계 효과 트랜지스터의 제어회로 失效
标题翻译：功率MOSFET的控制电路
公开(公告)号：KR200150912Y1
公开(公告)日：1999-07-15
申请号：KR2019950002253
申请日：1995-02-14
申请人： 대우전자주식회사
发明人： 허동영
IPC分类号： H03K4/00
CPC分类号： H03K17/691 , H02M3/3388
摘要： 본 고안은 넓은 범위의 주파수대역에서 동작이 가능토록 하고, 스위칭 손실을 감소시켜 안정된 동작이 이루어질 수 있도록 한 전력 모스 전계 효과 트랜지스터(MOS FET)의 제어회로에 관한 것이다.
제1 및 제2스위칭 트랜지스터로 이루어진 드라이브회로에 의해 트랜스포머를 구동하고, 상기 트랜스포머의 출력신호를 안정화시켜 MOS FET를 구동하는 모스 전계 효과 트랜지스터의 제어회로에 있어서, 전원 인가시 소정주기의 구형파를 발생하는 발진회로와, 상기 발진회로의 일측에 연결되어 시스템신호에 의해 발진회로를 초기화시키는 리셋회로와, 상기 발진회로의 출력신호의 구형파가 하이레벨로 상승될 때 펄스를 발생하여 드라이브회로의 제1스위칭 트랜지스터를 구동하는 제1펄스 발생기와, 상기 시스템신호가 로우레벨로 하강될 때 펄스를 발생하여 드라이브회로의 제2스위칭 트랜지스터를 구동하는 제2펄스발생기를 구비한 것이다.

8. 发明公开

KR1019980042810A 신호처리기 失效
公开(公告)号：KR1019980042810A
公开(公告)日：1998-08-17
申请号：KR1019970063294
申请日：1997-11-27
申请人： 소니 유럽 리미티드
发明人： 앵거스제임스앤드류스코트 , 토프피터대미언 , 이스티피터찰스 , 슬레이트크리스토퍼
IPC分类号： H03K4/00
摘要： 1 비트 신호용의 신호 처리기는 1 비트 신호를 수신하기 위한 입력(4)과 처리된 1 비트 신호가 양자화기(Q)에 의해 생성되는 출력(5)을 가지고 있는 5차 델타 시그마 변조기(DSM)를 구비하고 있다. 상기 양자화기(Q)는 일련의 5개의 신호 적분 회로단으로부터 p 비트 신호를 수신한다. 각각의 회로단은 상기 입력(4)측에 접속되어 있는 제1의 1비트 승산기(An), 상기 출력(5)측에 접속되어 있는 제2의 1 비트 승산기(Cn), 계수 승산기들의 출력을 합하는 가산기(6n), 및 가산기(6n+1)의 출력을 적분하는 적분기(7n)를 구비하고 있다. 최종 회로단은 계수 승산기(An+1)와 가산기(6n+1)를 구비하고 있다. 상기 가산기(6n+1)는 상기 계수 승산기(An+1)의 출력과 선행하는 적분 회로단의 적분기의 출력을 합한다. 계수(An,Cn)는 상기 입력 신호의 전체적인 감쇠 및 상기 양자화기에 의해 생긴 양자화 잡음의 전체적인 감쇠를 제공하기 위해, 그리고 또한 상기 입력 신호의 보상 이득을 제공하는 저역 통과 필터를 제공하기 위해 선택된다. 이 방식으로, 상기 입력 신호의 대역 밖의 양자화 잡음이 감소된다. 양자화 잡음의 감소는 상기 회로의 안정성을 개선하고, 그리고 또한 안정성과 상충될 수 있는 과도한 잡음의 형성을 방지함으로써 여러 DSM들이 직렬로 접속될 수 있도록 해 준다.

9. 发明公开

KR1019980039105A 임의 파형발생기의 자동입력장치 失效
标题翻译：任意波形发生器的自动输入装置
公开(公告)号：KR1019980039105A
公开(公告)日：1998-08-17
申请号：KR1019960058062
申请日：1996-11-27
申请人： 대우전자주식회사
发明人： 한홍일
IPC分类号： H03K4/00
摘要： 본 발명은 사용자가 원하는 신호의 구간을 정확하게 추출하는 임의파형발생기의 자동입력장치에 관한 것으로, 입력버퍼와 프론트엔드부와 레벨쉬프팅부와 아날로그디지탈변환부 및 메모리와 PC인터페이스부로 이루어지는 임의파형발생기의 입력장치에 있어서, 상기 입력버퍼를 통해 입력된 비디오신호에서 색신호를 제거하는 대역저지필터와, 추출할 비디오신호의 종류를 선택하는 신호선택부와, 상기 신호선택부의 선택에 따라 상기 대역저지필터를 통해 입력되는 비디오신호에서 필드와 수직동기신호와 수평동기신호와 버스트신호를 추출하여 각각 출력하는 신호추출부와, 상기 신호추출부에 의하여 추출된 필드신호와 수평동기신호와 버스트신호를 각각 카운팅하는 세 카운터로 이루어진 카운터부와, 상기 카운터부로부터 입력되는 계수값을 P C로부터 인가된 기준신호와 비교하는 비교부와, 상기 비교부로부터 계측값과 기준값이 일치한다는 신호가 출력되면 동기신호를 발생시켜 상기 메모리로 인가하는 동기신호발생부를 구비하고, 상기 메모리는 상기 동기신호발생부로부터 인가되는 동기신호에 부합되는 데이타를 상기 PC인터페이스부로 출력함에 의한다.

10. 发明授权

KR100079633B1 위상 어큐뮬레이터의 성능 개선회로 失效
公开(公告)号：KR100079633B1
公开(公告)日：1994-11-23
申请号：KR1019910022466
申请日：1991-12-07
申请人： 한국전자통신연구원
发明人： 정용주 , 최각진 , 김영일 , 전용태 , 김도욱
IPC分类号： H03K4/00

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式