专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR1019940005212B1 텔렉스 회선제어회로 및 제어방법 失效
标题翻译： TELEX线控制装置及其控制方法
公开(公告)号：KR1019940005212B1
公开(公告)日：1994-06-13
申请号：KR1019890010355
申请日：1989-07-21
申请人： 한국전자통신연구원
发明人： 이경준 , 전용태 , 이문우
IPC分类号： H04L15/00
摘要： The telex line control circuit and method includes a central processing unit for controlling data transmitting and receiving operations, a memory connected to the central processing unit through an internal bus, a transmitting interrupt generator for driving a transitting operation, a receiving interrupt generator for driving a receiving operation, and a parallel input/output circuit for generating and receiving signals for telex line control, thereby effectively controlling a telex line.
摘要翻译：电报线路控制电路和方法包括用于控制数据发送和接收操作的中央处理单元，通过内部总线连接到中央处理单元的存储器，用于驱动转接操作的发送中断发生器，用于驱动接收操作，以及用于生成和接收电报线路控制信号的并行输入/输出电路，从而有效地控制电报线路。

2. 发明公开

KR1019930015329A 위상 어큐뮬레이터의 성능 개선회로 失效
标题翻译：相位累加器的性能改进会议
公开(公告)号：KR1019930015329A
公开(公告)日：1993-07-24
申请号：KR1019910022466
申请日：1991-12-07
申请人： 한국전자통신연구원
发明人： 정용주 , 최각진 , 김영일 , 전용태 , 김도욱
IPC分类号： H03K4/00
摘要： 본 발명은 주파수 합성기에 사용되는 위상 어큐뮬레이터에 관한 것이다.
본 발명은 클럭 신호 공급라인, 초기화 신호 공급라인, 및 입력단을 상기 클럭신호 공급라인에 연결하고 출력단을 상기 초기화 신호 공급라인에 연결하여, 상기 어큐뮬레이터에 누적된 위상값이 2π를 초과할때마다 상기 어큐뮬레이터로 상기 초기화 신호 공급 라인을 통해 초기화 신호를 출력하는 어큐뮬레이터 초기화 수단을 구비하고 있는 것을 특징으로 한다.

3. 发明授权

KR1019940006929B1 위상 어큐뮬레이터의 성능 개선회로 失效
标题翻译：相间歇仪
公开(公告)号：KR1019940006929B1
公开(公告)日：1994-07-29
申请号：KR1019910022466
申请日：1991-12-07
申请人： 한국전자통신연구원
发明人： 정용주 , 최각진 , 김영일 , 전용태 , 김도욱
IPC分类号： H03K4/00
摘要： The performance improving circuit of a phase accumulator comprises a digital-to-analog (D/A) converter for converting an instantaneous value of an accumulated phase value which is an output of a phase accumulator to an analog phase value, a low-pass filter for receiving an output of the D/A converter to generate a signal in which a higher harmonics component is eliminated, a comparator for receiving an output of the low-pass filter and a reference phase and detecting a point that an accumulated phase analog value passing through the low-pass filter becomes identical to the reference phase, and a logical product processor for logical product processing the accumulated phase value of the phase accumulator and an output of the comparator to be supplied as an initialized signal of the phase accumulator, thereby eliminating an periodic error of the phase accumulator.
摘要翻译：相位累加器的性能改善电路包括数模（D / A）转换器，用于将作为相位累加器的输出的累积相位值的瞬时值转换为模拟相位值，低通滤波器用于接收D / A转换器的输出以产生消除高次谐波分量的信号;比较器，用于接收低通滤波器的输出和参考相位，并检测累加相位模拟值通过的点通过低通滤波器变得与参考相位相同，以及逻辑积处理器，用于逻辑积处理相位累加器的累积相位值和比较器的输出，作为相位累加器的初始化信号提供，从而消除相位累加器的周期性误差。

4. 发明公开

KR1019910003512A 중앙처리장치와 주변입출력장치와의 인터페이스 회로 失效
公开(公告)号：KR1019910003512A
公开(公告)日：1991-02-27
申请号：KR1019890010354
申请日：1989-07-21
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 이경준 , 전용태
IPC分类号： G06F13/28
摘要： 내용 없음.

5. 发明授权

KR100079717B1 텔렉스 회선제어회로 및 제어방법 失效
公开(公告)号：KR100079717B1
公开(公告)日：1994-11-25
申请号：KR1019890010355
申请日：1989-07-21
申请人： 한국전자통신연구원
发明人： 이경준 , 전용태 , 이문우
IPC分类号： H04L15/00

6. 发明授权

KR100079633B1 위상 어큐뮬레이터의 성능 개선회로 失效
公开(公告)号：KR100079633B1
公开(公告)日：1994-11-23
申请号：KR1019910022466
申请日：1991-12-07
申请人： 한국전자통신연구원
发明人： 정용주 , 최각진 , 김영일 , 전용태 , 김도욱
IPC分类号： H03K4/00

7. 发明授权

KR100050320B1 중앙처리장치와 주변입출력장치와의 인터페이스 회로 失效
公开(公告)号：KR100050320B1
公开(公告)日：1992-03-30
申请号：KR1019890010354
申请日：1989-07-21
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 이경준 , 전용태
IPC分类号： G06F13/28

8. 发明授权

KR1019910008420B1 중앙처리장치와 주변입출력장치와의 인터페이스 회로 失效
标题翻译：中央处理单元和外设I /
公开(公告)号：KR1019910008420B1
公开(公告)日：1991-10-15
申请号：KR1019890010354
申请日：1989-07-21
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 이경준 , 전용태
IPC分类号： G06F13/28
摘要： The feature is compatibility to interface between CPU (2a) and peripherial I/O device (2b) having different timing sequence and bus and control signal characteristics. Interfacing scheme is implemented with shift register (2c), memory control signal generator (2d), buffer circuit (2e), 'NAND' gate (2j) and inverter (2k). (2c) decides bus enabling period and memory control signal generating point synchronizing with system clock of CPU. (2d) is associated with the shift register and flip-flop (2f) and provides control signal according to the characteristics of peripheral device (2a) when DMA operation. And the buffer transfers control and address signals to control DMA operating signal. So it can be used in interfacing CPU of DC adaptor and packet controller for PC networking.
摘要翻译：该特征是具有不同定时序列和总线和控制信号特性的CPU（2a）和周边I / O设备（2b）之间的接口的兼容性。接口方案采用移位寄存器（2c），存储控制信号发生器（2d），缓冲电路（2e），“非”门（2j）和反相器（2k）。（2c）决定总线使能期间和与CPU的系统时钟同步的存储器控制信号发生点。（2d）与移位寄存器和触发器（2f）相关联，并且当DMA操作时根据外围设备（2a）的特性提供控制信号。并且缓冲器传送控制和地址信号以控制DMA操作信号。因此，它可以用于连接PC适配器的CPU和PC组网的分组控制器。

9. 发明公开

KR1019910003971A 텔렉스 회선제어회로 및 제어방법 失效
标题翻译：电传电路控制电路和控制方法
公开(公告)号：KR1019910003971A
公开(公告)日：1991-02-28
申请号：KR1019890010355
申请日：1989-07-21
申请人： 한국전자통신연구원
发明人： 이경준 , 전용태 , 이문우
IPC分类号： H04L15/00
摘要： 내용 없음.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式