专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102456490B1 메모리 시스템 및 그 동작 방법 有权
公开(公告)号：KR102456490B1
公开(公告)日：2022-10-20
申请号：KR1020160003547
申请日：2016-01-12
IPC分类号： G06F12/02 , G06F12/06 , G06F13/16 , G11C16/16 , G11C16/22

2. 发明授权

KR102208056B1 비휘발성 메모리 셀 어레이 엔트로피에 기초하여 난수를 생성하기 위한 시스템 및 방법 有权
公开(公告)号：KR102208056B1
公开(公告)日：2021-01-27
申请号：KR1020197032175
申请日：2018-03-02
申请人： 실리콘 스토리지 테크놀로지 인크
发明人： 티와리비핀 , 레이텐마크
IPC分类号： G11C16/22 , G11C16/24 , G11C16/28 , G11C16/04 , G06F7/58 , H01L27/11521 , H01L29/423
摘要： 고유식별번호를생성하고, 복수의메모리셀들및 컨트롤러를포함하는메모리디바이스. 메모리셀들각각은반도체기판내에형성된제1 및제2 영역들 - 기판의채널영역이제1 및제2 영역들사이에서연장됨 -, 채널영역의제1 부분위에배치되고그로부터절연된플로팅게이트, 및채널영역의제2 부분위에배치되고그로부터절연된선택게이트를포함한다. 컨트롤러는채널영역들각각을통해누설전류를생성하기위해메모리셀들이역치하상태에있는동안메모리셀들의제1 영역들에하나이상의양의전압들을인가하고, 누설전류들을측정하고, 측정된누설전류들에기초하여숫자를생성하도록구성된다.

3. 发明公开

KR1020160075792A NAND 메모리 디바이스에 저장되는 데이터의 페일 세이프 리프레시 有权
标题翻译：在NAND存储器件中存储的数据失效安全刷新
公开(公告)号：KR1020160075792A
公开(公告)日：2016-06-29
申请号：KR1020167015272
申请日：2014-11-07
申请人： 퀄컴 인코포레이티드
发明人： 킴버리,윌리엄에드워드 , 바부,베니쉬 , 패트릭,리차드 , 오투노,에프레인
IPC分类号： G11C16/10 , G11C16/22 , G11C16/34 , G11C11/406 , G06F3/06 , G06F12/02
CPC分类号： G06F3/0679 , G06F3/0616 , G06F3/064 , G06F12/0246 , G11C16/105 , G11C16/22 , G11C16/3418 , G11C11/40611
摘要： 방법들, 시스템들및 디바이스들은 NAND 메모리디바이스상에저장되는데이터이미지를리프레시하는것을제공한다. 양상들은파티션테이블에서식별되는데이터이미지파티션들을저장하지않는스크럽부분에일련의정적데이터파티션들각각을순차적으로카피하는것을포함한다. 순차적인카피는, 스크럽부분이마지막정적데이터파티션의마지막어드레스보다높은차수어드레스들을점유하는경우, 마지막정적데이터파티션으로시작하여첫 번째정적데이터파티션으로순차적으로진행한다. 대안적으로, 순차적인카피는, 상기스크럽부분이첫 번째정적데이터파티션의첫 번째어드레스보다낮은어드레스들을점유하는경우, 첫번째정적데이터파티션으로시작하여마지막정적데이터파티션으로순차적으로진행한다. 파티션테이블은각각의정적데이터파티션이스크럽부분에저장되는것으로서업데이트될수 있다. 이러한동작들은 NAND 디바이스에서데이터의페일-세이프스크러빙및 리프레시를가능하게한다.

4. 发明授权

KR101575810B1 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법 有权
标题翻译：用于物理不可靠功能的闪存存储器及其同样的方法
公开(公告)号：KR101575810B1
公开(公告)日：2015-12-08
申请号：KR1020140130979
申请日：2014-09-30
申请人： 고려대학교 산학협력단
发明人： 박종선 , 이상규
IPC分类号： G11C16/22 , G11C16/06
CPC分类号： G11C16/26 , G11C11/5642 , G11C16/10 , G11C29/021 , G11C29/028 , G11C29/76 , H04L9/3278 , H04L2209/34 , G11C16/22 , G11C16/06
摘要： 플래시메모리를이용한물리적복제방지기능의구현시, 챌린지값을입력받고, 챌린지값에기초하여독출전압을설정하고, 플래시메모리의주변메모리영역중 기설정된메모리영역에포함된메모리셀에독출전압을인가하여데이터를독출하고, 독출한데이터를챌린지값에대응된응답값으로출력하며, 기설정된메모리영역은상이한문턱전압을갖는둘 이상의메모리셀이포함된복수의메모리셀로구성된다.
摘要翻译：本发明涉及一种具有物理防拷功能的闪存装置及其体现方法。根据本发明，使用闪速存储器的物理防止功能是通过以下方式来执行的：接收挑战值; 根据挑战值设置读取电压; 通过将读取的电压施加到闪速存储器的外围存储器区域中的预定存储区域中的存储单元来读取数据; 并将读取的数据作为与挑战值对应的响应值输出。预定的存储区域由包括至少两个具有不同阈值电压的存储单元的多个存储单元组成。

5. 发明公开

KR1020150110761A 멀티 다이 NAND 메모리 디바이스에 대한 자동 중단 및 자동 재개 동작들 有权
标题翻译：用于多模NAND存储器件的自动停止和自动恢复操作
公开(公告)号：KR1020150110761A
公开(公告)日：2015-10-02
申请号：KR1020157023089
申请日：2014-02-13
申请人： 인텔 코포레이션
发明人： 갈람,알리 , 노부나가,딘 , 구오,제이슨
IPC分类号： G11C16/30 , G06F1/32 , G11C5/14 , G11C8/12 , G11C16/22
CPC分类号： G11C16/30 , G06F1/3275 , G11C5/148 , G11C8/12 , G11C16/225 , Y02D10/14
摘要： 솔리드스테이트드라이브와같은, 멀티다이메모리에서, 후속메모리동작이, 다이의차지펌프를인에이블하는동작, 다이의비트라인을차지하는동작, 또는프로그램/소거루프동작, 또는이들의조합과같은, 고전류메모리동작인지를멀티다이메모리의적어도하나의다이에의해판정하는것에의해피크전류조건을제어하는방법및 장치. 후속메모리동작이고 전류메모리동작인것으로판정되면다이는중단동작모드에진입한다. 이에제한되는것은아니지만, 다이에구체적으로어드레스되는커맨드, 고전류메모리동작이완료되었다는다른다이로부터의표시와같은재개동작이벤트에응답하여다이에의해동작이재개된다. 일단동작이재개되면, 다이는고 전류메모리동작을수행한다.

6. 发明授权

KR101534370B1 비휘발성 메모리에 데이터를 기록하고 이로부터 데이터를 판독하기 위한 데이터 화이트닝 有权
标题翻译：数据白名字写入和读取非易失性存储器中的数据
公开(公告)号：KR101534370B1
公开(公告)日：2015-07-09
申请号：KR1020110109798
申请日：2011-10-26
申请人： 애플 인크.
发明人： 헤르만,케네스 , 비옴,매튜 , 스미스,마이클제이. , 토엘케스,타호마엠.
IPC分类号： G06F21/79 , G06F21/72 , G06F12/14 , G11C16/22
CPC分类号： G06F12/1408 , G06F12/0246 , G06F21/72 , G06F21/79 , G06F2221/2107 , G11C16/10 , G11C16/22
摘要： 플래시메모리와같은비휘발성메모리로의저장을위해데이터를화이트닝하고관리하기위한시스템들, 장치들및 방법들이제공된다. 일부실시예들에서, 시스템-온-칩(SoC) 및비휘발성메모리를포함하는미디어플레이어와같은전자디바이스가제공된다. SoC는 SoC 제어회로, 및 SoC 제어회로와비휘발성메모리간의인터페이스로서동작하는메모리인터페이스를포함한다. SoC는또한고급암호표준(AES)에기초한블록암호와같은암호화모듈을포함할수 있다. 메모리인터페이스는비휘발성메모리로의저장에앞서서민감한데이터, 비-민감한데이터및 메모리관리데이터를포함하는모든타입들의데이터를화이트닝하도록암호화모듈에게지시할수 있다. 이것은예를들면프로그램-디스터브문제들또는다른판독/기록/삭제신뢰성이슈들을방지하거나감소시킬수 있다.

7. 发明公开

KR1020140023609A 비휘발성 메모리 장치 및 그 동작 방법 无效
标题翻译：非易失存储器及其操作方法
公开(公告)号：KR1020140023609A
公开(公告)日：2014-02-27
申请号：KR1020120089669
申请日：2012-08-16
申请人： 삼성전자주식회사
发明人： 최현식 , 김호정 , 정우인
IPC分类号： G11C16/06 , G11C16/08 , G11C16/26 , G11C16/22
CPC分类号： G11C7/00 , G11C7/1006 , G11C7/1051 , G11C8/10 , G11C8/20 , G11C11/005 , G11C11/16 , G11C11/22 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/0028 , G11C13/0069 , G11C17/00 , G11C2213/79 , G11C2216/26
摘要： A non-volatile memory device according to an embodiment of the present invention comprises: an address decoder which receives operation data indicating any one operation among one or more operations and input data for the operation, and outputs an address of a non-volatile memory cell array corresponding to the operation and the input data; the non-volatile memory cell array which outputs result data stored in the address by storing the result of operations in advance; and a reading unit which reads the result data from the non-volatile memory cell array. [Reference numerals] (10) Address decoder; (100) Non-volatile memory device; (20) Non-volatile memory cell array; (30) Reading unit
摘要翻译：根据本发明的实施例的非易失性存储器件包括：地址解码器，其接收指示一个或多个操作中的任何一个操作的操作数据和用于该操作的输入数据，并输出非易失性存储器单元的地址阵列对应于操作和输入数据; 非易失性存储单元阵列，其通过预先存储操作结果来输出存储在地址中的结果数据; 以及从非易失性存储单元阵列读取结果数据的读取单元。（附图标记）（10）地址解码器; （100）非易失性存储器件; （20）非易失性存储单元阵列; （30）阅读单位

8. 发明公开

KR1020140021151A 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법 审中-实审
标题翻译：非易失性存储器件，包括其的存储器系统和控制非易失性存储器件的命令执行的方法
公开(公告)号：KR1020140021151A
公开(公告)日：2014-02-20
申请号：KR1020120086926
申请日：2012-08-08
申请人： 삼성전자주식회사
发明人： 곽동훈
IPC分类号： G11C16/22 , G11C16/34 , G11C16/10
CPC分类号： G06F12/0246 , G11C16/00 , G11C16/10 , G11C16/24
摘要： A nonvolatile memory device and a system including the same are disclosed. The nonvolatile memory device includes a memory cell array, a row decoder, a page buffer and control logic. The row decoder selectively activates a string selection line, a ground selection line and word lines of the memory cell array. The page buffer temporarily stores external data during a program operation, sets bit lines to a specific voltage in accordance with the stored data and senses data stored in selected memory cells through the bit lines during a read operation or a verification operation. The control logic controls the row decoder and the page buffer. The nonvolatile memory device backs up chip information during command suspension in a storage space separated from the control logic when a request for suspending the execution of commands is received. Accordingly, the nonvolatile memory device can prevent errors during the execution of commands.
摘要翻译：公开了一种非易失性存储器件及包括该非易失性存储器件的系统。非易失性存储器件包括存储单元阵列，行解码器，页缓冲器和控制逻辑。行解码器选择性地激活存储器单元阵列的字符串选择线，地选择线和字线。页缓冲器在编程操作期间临时存储外部数据，根据存储的数据将位线设置为特定电压，并且在读取操作或验证操作期间通过位线感测存储在所选存储单元中的数据。控制逻辑控制行解码器和页缓冲区。当接收到停止执行命令的请求时，非易失性存储装置在与控制逻辑分离的存储空间中的命令暂停期间备份芯片信息。因此，非易失性存储装置能够防止执行命令时的错误。

9. 发明公开

KR1020140017290A 플래시 메모리의 물리적 특성을 이용하여 난수를 생성하는 플래시 메모리 시스템 및 그것의 난수 생성 방법 审中-实审
标题翻译：闪存存储器系统使用闪速存储器的物理特性和随机数生成方法生成随机数
公开(公告)号：KR1020140017290A
公开(公告)日：2014-02-11
申请号：KR1020120084064
申请日：2012-07-31
申请人： 삼성전자주식회사
发明人： 설창규 , 공준진 , 손홍락 , 윤필상
IPC分类号： G11C16/02 , G11C16/22 , G06F12/14
CPC分类号： G06F7/58 , G06F7/588 , H04L9/08 , H04L9/0869 , H04L2209/12
摘要： According to an embodiment of the present invention, a random number generation method of a memory device comprises a step of selecting one or more word lines; a step of programming a page corresponding to the selected word line to the same data; a step of reading the selected page and of providing random number reading voltage to the selected word line; and a step of obtaining the random number from the read data of the selected page. The memory device is the flash memory. The present invention generates the random number using the characteristic of threshold voltage distribution in a flash memory cell. The present invention does not need to use a special random generator because the present invention generates the random number using the physical characteristics of the flash memory.
摘要翻译：根据本发明的实施例，存储器件的随机数生成方法包括选择一个或多个字线的步骤; 将与所选择的字线相对应的页面编程为相同数据的步骤; 读取所选择的页面并向所选择的字线提供随机数字读取电压的步骤; 以及从所选择的页面的读取数据中获得随机数的步骤。存储设备是闪存。本发明使用快闪存储单元中的阈值电压分布特性来生成随机数。本发明不需要使用特殊的随机发生器，因为本发明使用闪速存储器的物理特性来生成随机数。

10. 发明公开

KR1020130071425A 하나 이상의 보안 메모리 영역과 하나 이상의 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈 有权
标题翻译：用于同时提供至少一个安全和至少一个存储区的存储器模块
公开(公告)号：KR1020130071425A
公开(公告)日：2013-06-28
申请号：KR1020127028010
申请日：2010-10-21
申请人： 로베르트 보쉬 게엠베하
发明人： 일레마르쿠스 , 아위악셀 , 스체르빈스키로베르트 , 부벡올리버 , 하예크얀 , 쇼크롤라이얌스히드
IPC分类号： G11C11/00 , G11C16/22 , G11C16/10 , G11C16/26 , G06F21/79
CPC分类号： G11C16/06 , G06F12/1433 , G06F21/79 , G11C11/005 , G11C16/22 , G06F21/78 , G11C7/24 , G11C8/20 , G11C11/00 , G11C16/10 , G11C16/26
摘要： 본 발명은 하나 이상의 보안 메모리 영역(163)과 하나 이상의 비보안 메모리 영역(133)을 동시에 제공하기 위한 메모리 모듈(230)에 관한 것이며, 상기 메모리 모듈(230)은 메모리 영역들(133, 163) 각각을 위한 고유의 전자 기록/판독 유닛(132, 162)과, 예컨대 이 전자 기록/판독 유닛들(132, 162) 및/또는 메모리 영역들(133, 163)에 전기를 공급하기 위한 전력 공급 회로와 같은 하나 이상의 공통 아날로그 회로부(234)를 포함한다. 또한, 본 발명은 상기 메모리 모듈(230)을 포함하는 마이크로 컨트롤러(200)에 관한 것이다. 따라서 특히 플래시 메모리의 경우 예컨대 차지 펌프 및/또는 기록/판독 증폭기 뱅크는 절약될 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式